Cadence如何凭借Palladium Z1助力硬件开发 软件工程师, 服务器, 开发, 如何, 硬件

yuchengze

随着市场对芯片功能不同需求出现，以往半导体产业偏重硬件主导设计的趋势已开始转向以软件为主。分析师认为，随着半导体产业发展过程不断更新，软硬件合作或各自独立发展为自然常态，甚至可达到互相提携的结果。

据Semiconductor Engineering网站报道，在芯片与系统厂商内部软件工程师角色已愈加重要，在手机或平板芯片厂商内最为明显，其余在服务器、网络与物联网（IoT）等芯片厂商也出现同样情形。

2015年12月7日，Cadence（现已正式更名为楷登电子）正式推出 CadencePalladium Z1 企业级硬件仿真加速平台。这是业内第一个数据中心级硬件仿真加速器，仿真处理能力是上一代产品的 5 倍，平均工作负载效率比最直接竞争对手高出 2.5 倍。

Palladium Z1 平台的推出，旨在凭借企业级的可靠性和可扩展性，充分满足市场对硬件仿真加速技术不断发展的需求。

Cadence的发展轨迹

两年前Cadence收购Tensilica，引得业界评论一度甚嚣尘上。对于很多人来说，要了解EDA公司已经很难了，但他们不同寻常的发展轨迹，使得各种揣测更是难上加难。

据了解，Cadence是一个专门从事电子设计自动化（EDA）的软件公司，由SDA Systems和ECAD两家公司于1988年兼并而成。是全球最大的电子设计技术(Electronic Design Technologies)、程序方案服务和设计服务供应商。其解决方案旨在提升和监控半导体、计算机系统、网络工程和电信设备、消费电子产品以及其它各类型电子产品的设计。

Cadence的产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模等。

Cadence 的IP业务成长很快，4年前，只是该领域很小的参与者。而现在，Cadence已经成为全球第四大IP供应商、全球最大的DSP IP供应商、处理器领域整体出货量排名第二的IP授权商，并且，在接口IP、存储器IP、验证IP等领域全方位布局，为客户提供丰富而完整的解决方案。

目前，Cadence覆盖更为广阔的IP领域，业务范围涵盖全面的设计IP和处理器IP，且正在图像处理、SerDes接口、DDR存储以及针对复杂SoC设计的验证IP方案等方面寻求突破。特别是在移动互联网领域，Tensilica处理器被广泛用于手机、平板、游戏和一些用传感器收集信息的小设备中。得益于在高容量移动市场领域的成功，Tensilica处理器内核一年的出货量已经超过20亿颗。

同时，在EDA工具方面，Cadence覆盖了从芯片级到板级再到系统级的工具平台。为了满足更复杂的SoC设计要求，Cadence近年来还推出了多款工具，它们能够紧密结合，提升数字化设计的效率。



Palladium Z1 平台

Palladium Z1助力硬件开发

Cadence 全球副总裁兼硬件与系统验证事业部总经理 Daryn Lau 表示，“作为系统开发套件中的一个支柱性产品， Palladium Z1 平台使得设计团队终于可以将硬件仿真加速器作为数据中心计算资源进行使用，而且和使用基于刀片服务器的计算工厂进行仿真毫无差别，进而可以进一步缩短规划时间，提高验证自动化，应对不断上升的验证压力，快速实现最终产品交付。”

Palladium Z1 企业级硬件仿真加速平台可以真正实现数据中心资源利用率最大化，采用基于机架的刀片式架构，提供企业级的高可靠性；占地面积缩小至 Palladium XP II 平台的 92%，但容量密度却达到 Palladium XP II 平台的 8 倍。

Palladium Z1 平台针对仿真资源利用率进行了专门优化，并且在运行时段提供了独有的虚拟外设重定位功能和有效资源自动分配功能，从而避免了重新编译。通过独一无二的海量并行处理器架构，Palladium Z1 平台的用户粒度优于最直接竞争对手 4 倍。

“对高级 SoC 设计而言，我们经常同时面临来自于各个项目的数以千记、规模各异的验证任务。”华为公司海思图灵处理器业务部副部长刁焱秋说到，“Palladium Z1 平台以其高可靠性成为满足我们要求的产品，该平台作为数据中心级计算资源，提供高级多用户功能，可以满足设计以400万门粒度扩展到数十亿门级，保证我们能够在最短的项目计划周期内实现系统验证功能。”