|
- UID
- 1029342
- 性别
- 男
|
在体系结构设计和实现之间存在着根本的隔阂。如果设计描述所用的格式就是体系结构探索使用的格式，那么你就无法继续实现设计。在接近真实的实现时，你必须利用不同的实现语言来更加详细地描述射频电路块和模拟电路块——最终深入到晶体管级。
就模拟电路设计而言，Spice 系列电路仿真程序仍然是最受欢迎的。不过，为了使结果达到所需要的精确度，Spice 仿真需要很长的执行时间。在最近几年里，EDA 厂商已提供了“快速 Spice”仿真程序，它们使用查寻表模型或时序算法，或两者兼而用之，而不使用传统的 Spice 算法。这些工具能大大缩短模拟电路领域和混合信号电路领域的仿真时间，而你需要在晶体管级进行大型数字电路块的仿真时最为成功。不过，对于包含射频前端的系统而言，不是精确度不够，就是精确度设定过于严格，以至于提高执行速度都无济于事。一个典型的射频集成电路包括射频前端、模拟信号处理功能块，以及大量的数字逻辑电路功能块和 DSP 功能块。
模拟电路块和 DSP 功能块通常紧密地连接在一起，并可以用混合信号仿真程序达到最好仿真效果。你可以把射频信号当作特殊的模拟信号，并使用混合信号仿真程序来分析你的设计。这种方法似乎具有所有必要的灵活性。为了提高速度，你可以使用 IEEE 标准的 VHDL AMS 或更依赖于厂商的 Verilog AMS，把非关键电路块抽象为行为模型。你还可以在 Spice 中描述关键的电路块，从而提高精确度。不过，就像 Spice 式仿真程序那样，混合信号仿真程序也使用时域算法来进行模拟电路仿真。
对于射频集成电路的仿真而言，时域算法会产生无法克服的性能问题，这是因为对 RF IC 的广泛验证需要支持数字调制的信号。系统必须把所有这些复杂的信号加到 1-10GHz 的射频载波上，载波频率取决于采用的无线标准。但是，调制信息的频率通常低得多，一般是几百千赫或兆赫。符号周期一般是 1 微秒左右。工程师必须分析数千个符号来验证此类系统。仿真程序必须执行大量的射频载波周期，时间步长是几十分之一皮秒。这样的仿真需要数星期才能完成，并生成数吉比的输出文件。因此，时域仿真不宜对数字调制的信号进行高效分析。
Mentor 公司已开发了 ADMS RF 混合信号/混合域仿真程序。它是“与语言无关”的，只使用行业标准 IC 设计语言。它支持Spice、Verilog、VHDL、Verilog AMS 和 VHDL AMS。你甚至可以根据 VHDL 代码来链接 C 模块。因此，工程师们能够使用最适合于所期望的抽象级别的设计语言，来描述各个电路块。ADMS RF 利用数字调制信号的这种特殊性质来提高仿真性能。
安捷伦科技公司和 Cadence 公司结成 RF/MS IC 联盟，目的在于把射频电路设计环境和 IC 设计环境融合在一起，应对射频/混合信号 IC 设计所面临的挑战。RF-DE （射频电路设计环境）使设计师能在Cadence IC 设计流程内利用安捷伦公司的频域电路仿真技术和 Cadence 公司的时域电路仿真技术。
借助 RFDE 的最新发行版 Wireless IC，设计师可以直接验证他们基于 Cadence 环境的、具有各种基带体系结构的射频电路原理图。他们可以在开发周期的初期，开发各项测试基准，并把它们从安捷伦公司的 Advanced Design System 输出到 RFDE 中。然后，RF IC 设计师可以从 Cadence 模拟和混合信号电路设计流程内部访问这些测试基准，从而在出带制成硅片前对电路设计进行验证。另外，几种预配置的无线测试基准可以作为 RFDE 选项。RFDE 无线测试基准使用安捷伦公司的仿真技术，如 Circuit Envelope、Agilent Ptolemy 和 AMI（Automatic Verification Modeling，自动验证建模）。
Agilent Connection Manager 与各种 RFDE 无线测试基准一起使用，以便把数据从 RFDE 下载到测试仪器，所以，设计师可以在开发周期的较早时候进行系统验证。用户还可以使用 Agilent Momentum（一种基于矩量法的 2.5D 仿真技术），生成片上无源元件和互连线路的基于电磁场的精确模型。你可以直接在 Cadence 电路原理图中仿真这些基于电磁波的模型，而不必进行通常的转换来近似集总元件模型，从而使无线和高速有线设备获得更高的精确度。
Momentum 电磁建模和验证功能也是现有阻容提取工具的一种协作工具。它有助于关键的设计网络获得所需的建模精确度，而这些网络出现的故障可能会损害整个流程的运行。 |
|
