二、VC33的复位监控及时钟电路设计 （一）复位监控电路设计 为了使系统被复位信号正确地初始化，复位信号的脉冲宽度必须至少10 个 H1周期以上（即当C3x 运行于33.33MHz时需要600ns）。上电之后，系统的振荡器达到稳定工作状态需要20ms，甚至更长时间。一般上电复位时，在复位引脚上置一个100ms～200ms 的低电平脉冲是比较合适的。简单的复位电路可以采用分离器件组合而成。 我的设计中采用了MAXIM 公司的集成微处理器监控复位电路MAX706s，减少了监控电路的元器件和复杂性，并同时实现了复位功能。与由分离器件组装的电路比较起来，提高了系统的可靠性和精确度。 MAX706s 是可工作在3.3V 下的uP 监控电路，能够实现四个方面的功能： ① 在电路上电、掉电及异常时产生一个长达200ms 的复位信号； ② 有一个独立的看门狗，当1.6s 以上没触发看门狗输入WDI 时，看门狗输出信号WDO 变低； ③ 有一个1.25V 的电压门槛检测器，用于掉电报警、电池欠压或监控高于 2.93V的电压； ④ 一个低电平有效的手动输入MR，用以实现手动复位功能。 大家设计复位电路时直接根据Datasheet来就可以了。MAX706s 的第7 脚复 位输出连接到DSP 芯片的复位输入引脚，看门狗输入由CPLD 中的逻辑控 制，SW-WDT 开关可选择是否启用电路的看门狗功能。在调试系统的程序 时，不将看门狗输出连接到MR脚，更易于程序的调试。（强烈建议DSP系统中用CPLD） （二）时钟电路设计 在讲时钟电路设计前，先讲几个基本的概念。别小看这几个概念，很多人都没有弄清楚的。 1、晶体Crystal 晶体谐振器的简称，是一种压电石英晶体器件，具有一个固有的谐振频率，在恰当的激励作用下，以其固有频率振荡。 2、振荡电路Oscillator 为晶体提供激励和检测的电路。 3、晶振Crystal Oscillator 将晶体、振荡器和负载电容集成在一起，其输出直接为一方波时钟信号。 4、锁相环电路PLL 用于对输入时钟信号进行分频或倍频的电路。 TMS320C3x 的时钟，既可以在XOUT 和XIN 之间外接无源晶体利用片内振荡器得到，也可以利用外部时钟来提供。虽然使用片内的振荡器比较方便而且成本也较低，但由此得到的时钟频率不是很稳定，精确度不高。因此采用了外部有源晶振，晶振的时钟信号输入到DSP 芯片的EXTCLK 引脚。这时 DSP 芯片的XIN 引脚应该接地。 VC33 片内有一个锁相环（PLL）电路。PLL 把由片内振荡器产生的时钟或由外部时钟源产生的时钟视作参考时钟，然后把这一参考时钟乘以一个比例系数后，再为芯片系统提供驱动时钟。因此，时钟源的频率可以比CPU 的频率低。PLL 的倍频系数及功耗状态由引脚CLKMD0、CLKMD1 决定，共有四种模式。设计中将这两引脚接高电平，在12Mhz 的外部时钟下可得到 60Mhz的CPU 运行频率。 VC33的基本设计部分到这里就讲完了，下一讲为VC33的存储器结构及其扩展。 | 
