首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

关于FPGA时序问题

注册会员

Rank: 2

UID
166482 
性别
女 
1#
打印
tT
李梦宇发表于 2007-7-26 17:10 | 只看该作者

关于FPGA时序问题

时序, FPGA
正在设计一个基于FPGA的系统,由于缺乏经验,虽然程序和电路原理图大概拿出来了,但是知道设计中要考虑很多实际的时序问题,却不知道从何考虑,请有经验者指点一二.QQ.522868810
收藏 分享 评分
回复 引用

订阅 TOP

论坛元老

Rank: 8Rank: 8

UID
136199 
性别
男 
2#
caopengly发表于 2007-7-26 21:16 | 只看该作者

你是指的什么时序，是程序要的时序还是布线有时延。

其实电路中的时序主要是逻辑门延时在5ns左右，一个门就这么多。而布线延时一般少于1ns。

你的问题可以详细一点吗？

这个版主不太冷 =========================== 我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm
回复 引用

TOP

返回列表