IP(Intellectual Property)就是常说的知识产权。美国Dataquest咨询公司将半导体产业的IP定义为用于ASIC、ASSP和PLD等当中，并且是预先设计好的电路模块。IP核模块有行为(Behavior)、结构(Structure)和物理(Physical)三级不同程度的设计。根据描述功能行为的不同，IP核分为三类，即软核(Soft IP Core)、完成结构描述的固核(Firm IP Core)和基于物理描述并经过工艺验证的硬核(Hard IP Core)。IP软核通常是用HDL文本形式提交给用户，它经过RTL级设计优化和功能验证，但其中不含有任何具体的物理信息。据此，用户可以综合出正确的门电路级设计网表，并可以进行后续的结构设计，具有很大的灵活性;借助于EDA综合工具可以很容易地与其他外部逻辑电路合成一体，根据各种不同半导体工艺，设计成具有不同性能的器件。本文利用先进的EDA软件，用VHDL硬件描述语言采用自顶向下的模块化设计方法，完成了具有相序自适应功能的双脉冲数字移相触发器的IP软核设计。
1 三相全控桥整流电路
如图1所示，三相全控桥整流电路由6只晶闸管组成。共阴极组侧和共阳级组侧的各3只晶闸管相互换流，在电源的一个周期内获得6次换流的脉动波形。三相全控桥整流电路在任何时刻必须保证有两个不同组别的晶闸管同时导通才能构成回路。换流只在本组内进行，每隔120°换流一次。由于共阴级组与共阳级组的换流点相隔60°，所以每隔60°有一个元件换流。同组内各晶闸管的触发脉冲相位差为120°，接在同一相的两个元件的触发脉冲相位差为180°，而相邻两脉冲的相位差是60°。 |
