数字IC低功耗设计入门（二）——功耗的分析（6）

look_w

②Gate Backward SAIF文件的生成
下面是产生gate backward SAIF文件的流程：
　　　　　　　　　　　　　　　　
从上图中我们可以看到，产生gate backward SAIF需要testbench测试平台、门级网表、标准延时格式（standard delay format）文件SDF、库SAIF文件。其中SDF文件反标了门级网表中的RC延时参数等，可以更为准确地得到线网的延时。

Gate Backward SAIF文件是通过对门级网表进行仿真所得到的。如果设计很大，仿真需要的时间很长。好处是精确度很高。VCS所产生的Gate Backward SAIF文件中包含了一些或所有连线的开关行为和单元的开关行为。这些开关行为分别以上升和下降表示，与状态和路径有关。用这个信息可以进行精确的功耗分析。


③功耗分析
　　有了门级网表、gate backward SAIF文件和SDF文件，就可以在power  compiler中进行功耗分析了，分析功耗的流程图如下所示:
　　　　　　　　　　　　
对应的一个示例脚本文件如下所示：
　　　　set   target_library  mylib.db
　　　　set  link_library " * $target_library"
　　　　read_verilog  mynetlist.v
　　　　current_design  top
　　　　link
　　　　read_read_parasitics  top.spef
　　　　read_ saif -input  mygate. saif  -inst  tb/top
　　　　report_power
上面的流程和脚本适用于后版图(post-layout)的设计，spef文件在做完版图后产生。使用寄生参数文件，提高了功耗分析的精确度。如果是前版图( pre-layout)的设计，没有寄生参数文件，连线的RC参数使用工艺库里的线负载模型。
最后总结一下，这里分析功耗流程为：
　　power compiler 产生库SAIF文件——》VCS产生gate backward SAIF文件——》power compiler进行功耗分析。