首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

CADENCE与MENTOR通过SYSTEMVERILOG验证方法学实现协作

CADENCE与MENTOR通过SYSTEMVERILOG验证方法学实现协作

Cadence设计系统公司与Mentor Graphics宣布他们将会让一种基于IEEE Std. 1800-2005 SystemVerilog标准的验证方法学标准化。开放式验证方法学(Open Verification Methodology, OVM)将会面向设计师和验证工程师带来一种不受工具约束的解决方案,促进数据的可移植性和可互用性。它实现了SystemVerilog的承诺,拥有基于验证IPVIP)、事务处理级和RTL模型的可靠的互用性机制,并全面融合通常使用于产品流程的其它语言。该OVM将会包含一种强大的类库,并以源代码的格式提供。

返回列表