与上一个电路类似，HART FSK信号交流耦合至250Ω输入阻抗，而4mA至20mA信号通过100Ω的精密RSENSE电阻转换为0.4V至2V信号。然而本电路中，一个轻度的低通滤波器将信号带宽限制为27kHz左右，以便为系统提供免疫性和电磁兼容性(EMC)。系统输入端满量程跳变后，滤波器在40μs时间内建立至0.1%。
信号会被传递到带有内置数字滤波器的Σ-Δ型ADC，比如 ADI公司的AD7173。数字滤波器可编程设置为较慢的工作速度模式和最优HART FSK信号抑制模式，或者在要求快速模拟输入时设置为快速工作模式。
AD7173支持多种工作模式。其中一种模式适合用来抑制HART FSK信号，将SINC3滤波器的陷波频率设为400Hz，或者可在较低HART FSK频率(1.2kHz)时提供深滤波器陷波并可在较高频率(2.2kHz)时提供大幅衰减的分数频率。图3中的曲线显示该数字滤波器的频率响应，及其与图1中模拟滤波器的比较。
不幸的是，真实情况远没有那么简单。当一条完整的消息经过HART发送后，HART FSK调制信号频谱不仅在基频调制频率处包含电能，且在1.2kHz与2.2kHz载波之间、下方和上方包含频率分量。图4显示了HART FSK消息在ADC输入端的典型频谱，以及通过SINC3滤波器以400Hz陷波衰减时的频谱。本例中，主机发送HART命令3，从机响应该命令。 |
