[求助]在QuartusII中用Verilog HDL如何给寄存器赋初值
|
- UID
- 159675
- 性别
- 男
|
[求助]在QuartusII中用Verilog HDL如何给寄存器赋初值
我刚学着设计FPGA，发现QuartusII里不能编译Verilog的initial语句，于是好多功能不知道如何实现了。 要怎么给寄存器赋初值呢？请指教，谢谢了。 [em09] |
|
|
|
|
|
|
- UID
- 159675
- 性别
- 男
|
搜索老帖，发现原来可以加个复位信号进行赋值。 还有其他思路吗？ |
|
|
|
|
|
|
- UID
- 136199
- 性别
- 男
|
一般都是这个思路，个复位信号进行赋值。而且很好用。 因为FPGA配置完毕后会自动产生一个复位信号，init_done，一般在pin1. |
|
这个版主不太冷
===========================
我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm |
|
|
|
|
|
