我的设计中用到一个双口RAM，用IP核实现，然后用synplify综合工具综合，但是在ModelSim做后仿真时遇到这样的错误：
Port 'GSR' not found in the connected module (9th connection).
对应的源码是:
X_RAMB4_S8_S8 \mem/io0/io0/B9 (
.CLKA(clk_c),
...
.GSR(GSR),
看起来应该是综合的时候插入了全局复位信号，但是在RAM的IP核中没有对应的端口。大家遇到过这种问题没有？该怎么办阿？ | 
