课题使用DSP+FPGA的组合做信号处理板。 现在设计DSP和FPGA的数据接口（目的是实现FPGA和DSP之间的数据通信），遇到了一个难解的问题： 如果先往FPGA下载程序，则无法往DSP下载程序了。提示的错误如下： Device 0: Target must be halted before it can be reset.
Device 0: Failed to reset part before loading. Device 0: Cannot add breakpoint while target is running. 。。。。。。。 在VISUALDSP++4.0 4.5上都是这样的情况。 下载不同的FPGA程序也是如此。 如果不下载FPGA程序，单进行DSP debug，则正常。 另外 ，FPGA的未分配管教已设置为input tri-stated。 小弟百思不得其解，还请各位大侠帮忙看看。 | 
