resound 当前离线
注册会员
请问一下,NiosII设计外围硬件电路时,考虑要尽量少地占用FPGA的I/O端口,FLASH和SDRAM的数据总线是否可以相连(共享)?地址总线呢?如果可以共享该怎么设计呢?
订阅 TOP
kzw 当前离线
Altera Nios 软核嵌入式处理器版
论坛元老
TOP
cbs96 当前离线
吴明诗 当前离线
caopengly 当前离线
版主
一般是sdram单独用一组线,flash、网卡、sram用一组。
因为sdram的速度比较快,所以设计时考虑等长等因素。