首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

求教：怎么用VHDL语言来编一个16进制的计数器和一个16位的串入并出或并入串出的移位

新手上路

Rank: 1

UID
83232 
性别
男 
1#
打印
tT
internethero发表于 2004-4-18 10:47 | 只看该作者

求教：怎么用VHDL语言来编一个16进制的计数器和一个16位的串入并出或并入串出的移位

VHDL, 进制, 计数器, 语言, 移位
求教：怎么用VHDL语言来编一个16进制的计数器和一个16位的串入并出或并入串出的移位寄存器，谢谢各位高手的指点！
收藏 分享 评分
lingyan
回复 引用

订阅 TOP

新手上路

Rank: 1

UID
83790 
性别
男 
2#
devilmuscleman发表于 2004-4-18 10:47 | 只看该作者
在ise5.x中有language模版，直接就可以用！
回复 引用

TOP

返回列表