首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

VHDL中的"/"怎么用啊

注册会员

Rank: 2

UID
84741 
性别
男 
1#
green_pine发表于 2004-5-8 14:35 | 只看该作者
vhdl好像没有除法，或者除法是不可综合的
这家伙很懒,什么都没有留下。
回复 引用

TOP

新手上路

Rank: 1

UID
84655 
性别
女 
2#
打印
tT
陌上烟花发表于 2004-9-13 21:24 | 只看该作者

VHDL中的"/"怎么用啊

VHDL
各位哥哥姐姐大侠们,知道VHDL中的除法怎么用不,我怎么用语法编译都会有错误,使用数据类型转换也无效,哪位懂的快点告诉下小妹,谢谢了![em26][em24]
收藏 分享 评分
回复 引用

订阅 TOP

注册会员

Rank: 2

UID
93668 
性别
男 
3#
qiangwei发表于 2004-9-13 21:24 | 只看该作者
同问
回复 引用

TOP

返回列表