首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 十万火急!!cpld共享总线问题
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
十万火急!!cpld共享总线问题
发短消息
加为好友
onlylei
当前离线
UID
87592
帖子
5
精华
0
积分
123
阅读权限
20
在线时间
0 小时
注册时间
2004-7-17
最后登录
2004-10-14
注册会员
UID
87592
性别
男
1
#
onlylei
发表于 2004-10-14 21:47
|
只看该作者
dsp的i/o是不是可以设置成漏极开路呀,可以的话试试会不会好一点。
我为技术狂
回复
引用
TOP
发短消息
加为好友
lantern
当前离线
UID
95904
帖子
1
精华
0
积分
105
阅读权限
20
在线时间
0 小时
注册时间
2004-10-14
最后登录
2004-10-14
注册会员
UID
95904
性别
男
2
#
打印
字体大小:
t
T
lantern
发表于 2004-10-14 21:47
|
只看该作者
十万火急!!cpld共享总线问题
总线
,
cpld
问题是这样的:
两片cpld,dsp,eprom共享总线,现在的情况是总线冲突,该高时不高该低时不低,已经搞了很长时间,请各位给出出主意。[em14]
收藏
分享
评分
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议