首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » [求助]有谁用FPGA做过鉴相器（phase detector）

返回列表回复发帖

[求助]有谁用FPGA做过鉴相器（phase detector）

注册会员

Rank: 2

UID: 161073
性别: 男

1^#

A120发表于 2004-11-5 12:34 | 只看该作者

闷

回复引用

金牌会员

Rank: 6 Rank: 6

UID: 72852
性别: 男

2^#

boyfly发表于 2004-11-16 13:38 | 只看该作者

我不知道你要做到什么地步，如果只是找出相位差的话，用异或就可以了

我是天堂的使者，向我倾诉吧

回复引用

注册会员

Rank: 2

UID: 161073
性别: 男

3^#

字体大小: tT

A120发表于 2004-11-16 13:38 | 只看该作者

[求助]有谁用FPGA做过鉴相器（phase detector）

detector, phase, FPGA, 鉴相器, 求助

一般的鉴相器的输出都是用的电荷泵，如图：
这里用两个三态门来实现电荷泵！

谁能给一个可综合的（VHDL或VERILOG）代码。

[upload=gif]uploadImages/2004102793511.gif[/upload]

收藏分享评分

回复引用