首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

ispLeverCORE:DDR SDRAM控制器IP核

金牌会员

Rank: 6Rank: 6

UID
83268 
性别
女 
1#
打印
tT
linda_li发表于 2004-11-23 14:08 | 只看该作者

ispLeverCORE:DDR SDRAM控制器IP核

控制器, SDRAM, DDR, ispLeverCORE
11月22日讯,Lattice半导体公司推出用于LatticeECP和LatticeEC FPGA系列的DDR SDRAM控制器ispLeverCORE IP核,在系统中的速度可达到200MHz /400DDR.作为比较,可竞争的低成本FPGA中的IP的最快速度是133MH不是/266DDR.
收藏 分享 评分
回复 引用

订阅 TOP

返回列表