在设计FPGA时，有什么需要注意的

注册会员

Rank: 2

UID: 352537
性别: 女

1^#

打印

字体大小: tT

xiaowang117发表于 2008-4-11 17:44 | 只看该作者

在设计FPGA时，有什么需要注意的

FPGA, 设计

在进行FPGA设计时，有什么是必须要设计的啊？比如选通信号，时钟信号，读写信号，如果他再和DSP相连的话，有什么信号需要连在一起啊？

收藏分享评分

回复引用

订阅 TOP

论坛元老

Rank: 8 Rank: 8

UID: 136199
性别: 男

2^#

caopengly发表于 2008-4-11 19:39 | 只看该作者

现在设计中有需要很多地方需要考虑的，这里可以提供一些思路：

时钟域的管理

命名技巧

同步设计

状态机

功耗

timing debug

等等

这个版主不太冷 =========================== 我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm

回复引用

TOP

注册会员

Rank: 2

UID: 352537
性别: 女

3^#

xiaowang117发表于 2008-4-11 20:36 | 只看该作者

谢谢。

有没有这方面的较好的资料啊？我这边有不少书，就是不知道从什么地方下手，目前正在学习VHDL语言

回复引用

TOP

论坛元老

Rank: 8 Rank: 8

UID: 136199
性别: 男

4^#

caopengly发表于 2008-4-12 13:59 | 只看该作者

呵呵，楼主可以看看

华为同步电路设计规范：http://bbs.eccn.com/ecbbs/dispbbs.asp?BoardID=20&ID=16645&replyID=&skin=1

这个版主不太冷 =========================== 我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm

回复引用

TOP

返回列表