论坛元老

Rank: 8 Rank: 8

UID: 85745
性别: 男

1^#

一通百通发表于 2004-12-17 11:11 | 只看该作者

Latium Rule 没有办法取消
正确的理解是：没有设置制造Rule,无法检查。
"latium rules are not checked" for SMD components first pin while running verify design. But in v5.0 there is a check box for latium rules.

我是主持人，煸情功夫一流。我是工程师，刻苦学习一生。我是海王星，透明蓝色一体。因为有了你，我就一通百通。

回复引用

TOP

注册会员

Rank: 2

UID: 100225
性别: 男

2^#

打印

字体大小: tT

荣177302发表于 2004-12-17 12:37 | 只看该作者

PowerPCB方面问题求助

PowerPCB, 求助

在画好PCB后，进行自动错误检测时，发现：
Error 1 Location 61.31,68.543 Level 1
Latium Rule not checked
请问应如何解决或在哪里设置可以取消该检查？
谢谢！

收藏分享评分

大家来，研究研究

回复引用

订阅 TOP

注册会员

Rank: 2

UID: 100225
性别: 男

3^#

荣177302发表于 2004-12-17 12:37 | 只看该作者

我新添加或者复制封装都有这个问题，那应该怎么解决？

大家来，研究研究

回复引用

TOP