首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

顶层文件

顶层文件

为连接七个模块写了一个顶层文件,编译出来有8个missing source的错误,单独的模块编译仿真都没有错误,符合各项功能,请高手指点,以下是顶层文件程序

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY CZC IS
PORT
( SELIN:IN STD_LOGIC_VECTOR(2 DOWNTO 0);
STARTIN,SDBZIN,WCLKIN,SCLKIN:IN STD_LOGIC;

DATAO:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
LCBZO,DDBZO,XDBZO:OUT STD_LOGIC );
END CZC;
ARCHITECTURE MODELSTRU OF CZC IS
COMPONENT FPQ IS
PORT(SCLK:IN STD_LOGIC;
CLK1HZ:OUT STD_LOGIC);
END COMPONENT FPQ ;
COMPONENT DDPB IS
PORT(START,WCLK:IN STD_LOGIC;
CLK1HZ:IN STD_LOGIC;
DDBZ:OUT STD_LOGIC);
END COMPONENT DDPB;
COMPONENT LCJS IS
PORT(START,DDBZ,WCLK:IN STD_LOGIC;
XSLC:OUT STD_LOGIC_VECTOR(15 DOWNTO 0);
LCBZ,JFBZ:OUT STD_LOGIC);
END COMPONENT LCJS ;
COMPONENT LCJF IS
GENERIC(SD1:INTEGER:=140;
SD2:INTEGER:=180);
PORT(LCBZ,JFBZ,START,DDBZ,SDBZ:IN STD_LOGIC;
LCFY:OUT STD_LOGIC_VECTOR(15 DOWNTO 0));
END COMPONENT LCJF ;
COMPONENT DDJS IS
PORT(START,DDBZ:IN STD_LOGIC;
CLK1HZ:IN STD_LOGIC;
DDSJ:OUT STD_LOGIC_VECTOR(15 DOWNTO 0);
XDBZ:OUT STD_LOGIC);
END COMPONENT DDJS;
COMPONENT DDJF IS
GENERIC(WDJ1:INTEGER:=20;
WDJ2:INTEGER:=33);
PORT(START,XDBZ,DDBZ,CLK1HZ:IN STD_LOGIC;
DDFY:OUT STD_LOGIC_VECTOR(15 DOWNTO 0));
END COMPONENT DDJF;
COMPONENT SCXZ IS
PORT(SEL:IN STD_LOGIC_VECTOR(2 DOWNTO 0);
XSLC:IN STD_LOGIC_VECTOR(15 DOWNTO 0);
LCFY:IN STD_LOGIC_VECTOR(15 DOWNTO 0);
DDSJ:IN STD_LOGIC_VECTOR(15 DOWNTO 0);
DDFY:IN STD_LOGIC_VECTOR(15 DOWNTO 0);
DATA:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END COMPONENT SCXZ;
SIGNAL CL,DD,LCB,JF,XD,ST:STD_LOGIC;
SIGNAL XSL,LCF,DDS,DDF:STD_LOGIC_VECTOR(15 DOWNTO 0);

BEGIN
U1:FPQ PORT MAP(SCLK=>SCLKIN,CLK1HZ=>CL);
U2DPB PORT MAP(WCLK=>WCLKIN,START=>STARTIN,CLK1HZ=>CL,DDBZ=>DDBZO);
U3CJS PORT MAP(WCLK=>WCLKIN,START=>STARTIN,DDBZ=>DD,XSLC=>XSL,LCBZ=>LCBZO,JFBZ=>JF);
U4CJF PORT MAP(LCBZ=>LCB,JFBZ=>JF,START=>STARTIN,DDBZ=>DD,SDBZ=>SDBZIN,LCFY=>LCF);
U5DJS PORT MAP(START=>STARTIN,DDBZ=>DD,CLK1HZ=>CL,DDSJ=>DDS,XDBZ=>XDBZO);
U6DJF PORT MAP(START=>STARTIN,XDBZ=>XD,DDBZ=>DD,CLK1HZ=>CL,DDFY=>DDF);
U7:SCXZ PORT MAP(SEL=>SELIN,XSLC=>XSL,LCFY=>LCF,DDSJ=>DDS,DDFY=>DDF,DATA=>DATAO);
END ARCHITECTURE MODELSTRU;

楼主把详细信息说明一下好吗,这样有助于判断是什么地方出了问题。

我觉得楼主是不是在add projectfile里面没有将文件的源文件加进去啊。

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm

我用的是maxplusII,已经都加进去了,还是不行,请问同志qq号?以便交流

是的,我也遇到同样的问题

返回列表