首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请问在SOPC中如何分析SDRAM的移相

请问在SOPC中如何分析SDRAM的移相

我是一个菜鸟,在使用nios2中配置了pll为SDRAM提供时钟信号,可在板上用的时候总是出问题,在网上查了很多,可能是pll相位设置不对,请问大侠我该如何计算SDRAM的相位呢,谢谢!

SDRAMNios II连接的典型电路框图如下图所示。SDRAMSystem使用同一个PLL输出时钟,可以保证System ClockSDRAM Clock的相对抖动比较小。外部晶振的时钟送入PLL,然后由PLL产生两个同频的时钟一个供给Nios II系统使用,另一个供给SDRAM使用。(把PLL设置成Zero Buffer Mode可以比较方便地控制SDRAM Clock和输入时钟Extern Clock的相位关系。)Nios II系统中的SDRAM控制器和SDRAM通过双向数据线以及其它的单向控制线和SDRAM相连。

图片点击可在新窗口打开查看

SDRAMNios II连接的典型电路框图如下图所示。SDRAMSystem使用同一个PLL输出时钟,可以保证System ClockSDRAM Clock的相对抖动比较小。外部晶振的时钟送入PLL,然后由PLL产生两个同频的时钟一个供给Nios II系统使用,另一个供给SDRAM使用。(把PLL设置成Zero Buffer Mode可以比较方便地控制SDRAM Clock和输入时钟Extern Clock的相位关系。)Nios II系统中的SDRAM控制器和SDRAM通过双向数据线以及其它的单向控制线和SDRAM相连。

图片点击可在新窗口打开查看nios和sdram的相位计算:http://bbs.eccn.com/ecbbs/dispbbs.asp?BoardID=9&ID=36114&replyID=&skin=1

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm
返回列表