求助，用正弦波信号作为FPGA时钟，会存在什么问题？ 时钟, FPGA, 正弦波, 信号, 求助

Yama

设计中，将正弦波信号（10MHz）直接引入，作为FPGA时钟信号，对这个信号进行分频，发现分频后的信号不稳定。是什么原因造成的？

请指教。

Simon62900

这个想法太有创意了，用正弦波做时钟

这么说吧，首先你自己要好好测量一下正弦波的幅度，一定不要超过FPGA的输入信号限制，否则对FPGA有伤害，至于你说的信号不稳定原因大概是这样的：一般的高频率信号如果你用示波器看得话，上升沿和下降沿变化是很大的，类似于吉布斯效应，但是他有一定的保持时间，而正弦波信号却没有，所以我建议你在前级加上一个CMOS门电路，把正弦波变成方波，安全

Yama

谢谢版主建议！

已根据建议，加了施密特触发器，将正弦波转成方波，但是发现对方波的计数还是不准。

是转换电路的问题还是FPGA设计问题呢？如何改进呢？

谢谢！

connieban

一般来讲，FPGA的时钟接口输入电平为lvttl，有幅度限制，无论是Altera还是Xilinx的FPGA。

普遍来讲，逻辑“1”输入电平不能高于4.4V，逻辑“0”电平不得低于-0.4V，否则会有可能烧毁芯片。

如楼主的情况，可以先用变压器把正弦波变成180度相位差的2个正弦波，然后采用高速比较器比较后输出。