首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]问几个ise7.1i中的问题

[求助]问几个ise7.1i中的问题

在进行引脚配置的环境里有:

pad to setup ; clock to pad ; relative to clock pad net ; relative to clock edge

这些分别是做什么用的一般应如何设置呢?

在xilinx constraints editor 中没有可以给引脚定义上下拉的地方,不知道怎么回事。

牛的

帮忙顶了。。
专业ATMEL代理商、XILINX等芯片www.hqbicw.com
我对“relative to clock pad net”也是不懂什么意思。感觉ise7.1i有挺多问题蛮难闹懂得。
返回列表