首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

ACTEL的A3P系列FPGA的IO管脚在上电时刻的电平状态根什么有关？

金牌会员

Rank: 6Rank: 6

UID
105480 
性别
男 
1#
打印
tT
encaon发表于 2009-1-4 16:15 | 只看该作者

ACTEL的A3P系列FPGA的IO管脚在上电时刻的电平状态根什么有关？

ACTEL, FPGA, 状态

请教高手：A3P系列FPGA的IO管脚在上电时刻的电平状态根什么有关？IO电源为3.3V，内核电源为1.5V，在3.3V电压慢慢上升过程中输出IO管脚（设置为上拉）的电压为什么电平？是一直为低电平直到内核开始工作？还是跟随3.3V电源上升直到内核开始工作？
收藏 分享 评分
回复 引用

订阅 TOP

返回列表