[转帖]高速USB设计检查表 USB, 转帖, 检查, 设计

shibieka

器件的摆放和布线

1. 在未布板之前，先将高速USB主控制器和一些相关的主要器件摆放好。
2. 尽可能缩短走线长度，优先考虑对高速时钟信号和高速USB差分线的布线，尽可能的避免高速时钟信号与高速USB差分线和任何的接插件靠近走线。
3. 有可能的话，让USB高速信号布在PCB的底层。
4. 尽可能的减少在USB高速信号线上的过孔数和拐角，从而可以更好的做到阻抗的控制，避免信号的反射。
5. 如果不可避免的需要一个90度的拐弯，那就使用两个45度来实现拐弯或用一个圆弧来实现，这将大大减低信号的反射和阻抗的不连续。
6. 不要将信号线走在晶振、晶体、时钟合成器、磁性器件和时钟倍频的IC下面。
7. 在信号线上避免出现柱形走线，否则将会导致信号的反射，从而影响信号的完整性。如果这柱形走线是不可避免的话，那么确保其长度不要超过200mils。
8. 线布在一个完整的平面上(VCC或GND)，既走线的下方平面没有被分割过。如果可能的话，不要将走线跨越Anti-Etch，否则将会增加自感系数且增大信号的辐射。同样，尽可能将高速信号线走在同一层里。
9. 差分信号线并排一起布线。

高速USB布线的间距

1. 在并行的USB差分信号对之间的布线间距，要确保90 ohms的差分阻抗。
2. 缩短高速USB信号线同高速时钟线和交流信号并排走线的长度，或者加大它们并排的间距，从而降低串扰的影响。在EMI的测试实验里，可靠的最小间距是50mils。
3. 基于一些仿真的数据，并排的高速USB差分信号线之间，最小的间距控制在20 mils以上，这将有助于降低高速USB差分对之间的串扰。

高速USB信号的端接

1. 如果主控制器已经使用了外部的端接电阻，那么，需要确保端接电阻离主控制器信号输出管脚的间距小于200 mils。
2. 在下游的端口，确保在端接电阻和USB接插件管脚之间有一个15K Ohm的下拉电阻。
3. 在做EMI测试时，有时也许会放一个共模的阻塞器，这时候，请将它尽可能靠近接插件放置。

高速USB走线长度的匹配

1. 在高速USB信号的差分布线时，要做到走线的长度匹配。其最大的长度差(如：DM1和DP1的长度差)不能大于200 mils。

高速USB走线总长度的要求

1. 确保走线到背板接插件的总长度控制在18 inches。
2. 确保走线的总长度加上到USB连接板电缆的总长度不超过18 inches。

器件的摆放

1. 将大电流的器件靠近电源摆放，尽可能的远离接插件，这样可以减少大电流回流的路径，从而降低电磁辐射。
2. 将时钟合成器、时钟缓冲、晶体和晶振等一些时钟相关器件远离高速USB控制器和它的相关走线，同时让这些时钟器件远离I/O端口和电源接插件摆放。
3. 像晶振和晶体这些器件，尽可能让它们贴PCB表面摆放，如果有比较大的地焊盘的话，则将此焊盘由多个过孔连接到GND。