首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]急!有偿求助高手用VHDL编写银行自动提款机

[求助]急!有偿求助高手用VHDL编写银行自动提款机

其中包括四位BCD加减法,寄存器的设计,扫描位数的设计
个模块我大部分已经完成,就是集连不上
哪位高手可以帮帮我,不胜感激,当然不是白做的,价格我们可以商量
请与我联系QQ:43476904[em18]
返回列表