首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

评估PCB设计的相关因素

评估PCB设计的相关因素

评估PCB设计的相关因素

  评估PCB设计不可或缺方面,从产品功能、设计实现、产品测试以及电磁干扰(EMI)是否符合要求。减少设计反复是可能,但这依赖于前期工作完成情况。多数时候,越是到产品设计后期越容易发现问题,更为痛苦是要针对发现问题进行更改,本文将要阐述PCB设计所面临挑战,以及作为一名PCB设计者在评估一个PCB设计工具时该考虑哪些因素。  
    PCB设计者务必考虑并将影响其决定的因素有覆盖基本要求基本功能,包括:原理图与PCB布局之间交互,自动扇出布线、推拉等布线功能,以及基于设计规则约束布线能力,精确DRC校验器,当公司从事一个更为复杂设计时升级产品功能能力,HDI(高密度互连)接口,灵活设计,嵌入无源元件,射频(RF)设计,自动脚本生成,拓扑布局布线,可制造性(DFF)、可测试性(DFT)、可生产性(DFM)等。附加产品能执行模拟仿真、数字仿真、模数混合信号仿真、高速信号仿真以及RF仿真,具备一个易于创建和管理中央元件库。  
    一个技术上位于业界领导层中并较其他厂商倾注了更多心血良好伙伴,可助你在最短时间内设计出具有最大功效和具有领先技术产品。PCB评估需考虑许多因素。设计者要寻找开发工具类型依赖于他们所从事设计工作复杂性。由于系统正趋于越来越复杂,物理走线和电气元件布放控制已经发展到很广泛地步,以至于必须为设计过程中关键路径设定约束条件。但是,过多设计约束却束缚了设计灵活性。设计者们务必很好理解他们设计及其规则,如此这般他们才清楚要在什么时候使用这些规则。 在布局阶段输入了与设计定义期间相同用于物理实现约束规则。这就减少了从文件到布局过程中出错概率。管脚交换、逻辑门交换、甚至输入输出接口组(IO_Bank)交换均需返回到设计定义阶段进行更新,因此各个环节设计是同步。  
    RF电路应该直接设计成系统原理图和系统板布局,而不用于进行后续转换分离环境。RF仿真环境装所有仿真、调谐和优化能力仍然是必需,但是仿真环境较“实际”设计而言却能接受更为原始数据。因此,数据模型之间差异以及由此而引起设计转换问题将会销声匿迹。首先,设计者可在系统设计与RF仿真之间直接交互;其次,如果设计师进行一个大规模或相当复杂RF设计,他们可能想将电路仿真任务分配到并行运行多个计算平台,或者他们想将一个由多个模块组成设计中每一个电路发送到各自仿真器中,从而缩短仿真时间。  
    针对串并变换或串行互连与并行总线结构和差分对结构相关新技术在不断进步。高频下时钟恢复成为系统重担,因为时钟要快速锁定输入数据流,以及为了提高电路抗抖性能还要减小所有周期到周期间抖动。电源噪声也为设计师带来了额外问题。该类型噪声增加了产生严重抖动可能,这将使得眼图开眼变得更加困难。另外挑战是减少共模噪声,解决来自于IC封装、PCB板、电缆和连接器损耗效应所导致问题。
返回列表