CDCE706:抖动性能改善3X的可编时钟乘法器 乘法器, 时钟, 性能, 改善

10月20日讯,TI公司推出新的可编时钟乘法器CDCE706,集成了三个片上锁相环(PLL),提供业内一流的灵活性和性能,和现有的解决方案相比降低周期抖动多达70%和最小化电磁干扰(EMI). 时钟乘法器件中六个输出中每一个,能在电路中编程, 或者在操作期间针对高达300MHz的任何时钟频率进行编程。这种高灵活性能够简化设计过程，节省系统成本，帮助设计人员全力满足高性能通信应用新标准的要求，如：无线基站、电信或数据通信设备.