首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]关于管脚分配

[求助]关于管脚分配

在配置EMP7128S管脚时,有一个输入信号A0N,并不是时钟信号(只有一次用到其上升沿),而且有一个和它接法相同的对称信号A0P,然而在配置时却提示要将A0N配置到GCLK2,否则报错!(CLK已经配置到GCLK1)。A0P却可以随意配置到I/O口,而这两个信号的接法是相同的啊,百思不得其解,望各位大侠指点。急!!

贴个程序分析一下
www.5iFPGA.com
综合的问题
返回列表