一点关于ISE的全局时钟“约束”的不解 ISE, 时钟, 全局

zzkeng

我用Xilinx的SpartanII芯片。
写的一段非常短小的代码，用ISE7.1中的XST综合的时候，系统自动把我的两个输入认为是全局时钟，并且分配了引脚。
我查了一本邮电出版社出版ISE5使用的书，上面写道：可以进行约束，这里介绍一下在×××和×××（另外两种综合工具）中操作的办法。难道ISE中的XST不能进行全局时钟的约束吗？我查了好久也没有找到XST中有哪项设置可以控制全局时钟的布局的。
比如我希望全局时钟从哪个引脚输入。我不希望哪个引脚作为全局时钟信号。
这样的约束在ISE中有吗？请各位同行探讨指点。

xlnxfpga

缺省的是把你的时钟放到全局时管教上。
也可以从普通IO上，在内部再连BUFG的。XST可以控制不给时钟信号插BUFG的，具体看XST文档