|
 
- UID
- 864567
|
电子产品已经深入到人们的日常生活，而几乎所有的电子产品都会涉及到PCB设计。电子产品逐步发展演变为功能越来多、体积越来越小、稳定性和可靠性要求越来越高……,工程师也会在电子产品设计中使用高主频的器件、高速率的总线。在要求越来越苛刻的情况下，PCB设计因为要求的提高面临越来越多的挑战。汉普自03年成立以来，一直专注PCB设计及后端的生产服务。各种行业的PCB设计，各种电子产品的PCB设计，积累了非常多的一些经验，对于一些电子工程师来说，可以起到一个借鉴和参考的作用，也希望下面的一些经验或者技巧能够帮助电子工程师在产品的设计中应对PCB设计面临的各种挑战。
1、高速PCB设计的挑战及对策
提及高速PCB，信号完整性问题就是一直让工程师担心的问题，特别目前在一些极高速的领域，近几年例如5G、10G传输速率信号开始普遍的商用，包括Infiniband、10GBase-KR、RXUAI、USB3.0、SATA3.0、PCI-E 3.0、RAPID IO的广泛应用，在设计方法、设计工具、设计流程都有了新的挑战。汉普电子在08年就开始了Infiniband系统级的信号完整性仿真，PCB设计，PCB生产（案例http://www.hampoo.com/cases/caseview/22?csid=22）。这个项目的挑战在于Infiniband的传输速率高达10GBps，传输最长达30英寸，背板需要传输2000多对。更为挑战的是，项目要求一次成功。汉普当时提出的系统对策就是：使用HFSS对PCB的过孔、传输线、焊盘进行建模并优化参数，使用Hspice进行时域分析，预加重，均衡网络的配置，从而获得最优的眼图。使用高频板材减低损耗，使用背钻（Backdrill）技术解决通孔Stub对信号的恶化效应。
11年，汉普电子完成10GBase-KR（基于IEEE STD 802.3AP标准）PCB系统设计（案例http://www.hampoo.com/cases/caseview/79?csid=22）,系统的挑战在于10Gbase-KR、RXUAI、XUAI、千兆PHY、高速TCAM、DDR3、DDR2、QDR等各种不通的高速信号遍布整个系统，10Gbase-KR最长达25.7英寸。另外几乎所有的单板密度都极高，有一个单板的功耗达到400瓦。有一个电源达到67A，这些技术参数带来的挑战是信号完整性、电源完整性、散热的问题都是巨大的。基于10Gbase-KR的传输信号，使用场仿真工具HFSS对过孔、传输线、焊盘建模并优化参数，使用ADS仿真获得特性阻抗，眼图等参数。基于DDR2、DDR3、TCAM、QDR等使用Cadence仿真工具进行信号完整性分析获得端接匹配最优方式，通过时序分析获得PCB设计等长约束。进行电源完整性分析优化电源布线布局优化约束。配合热仿真调整优化PCB布局。在板材选型，使用背钻技术等方面让整个系统顺利地完成并最终通过测试。
2、数模混合PCB设计的挑战及对策
数模混合设计一直是PCB设计的难点。模拟信号是指信息参数在给定范围内表现为连续的信号，或在一段连续的时间间隔内，其代表信息的特征量可以在任意瞬间呈现为任意数值的信号。所以模拟信号很容易受到干扰，开关电源、时钟信号、数字信号都是干扰模拟的罪魁祸首。所以数模混合设计是也是电子工程师面临挑战。汉普电子在数模混合PCB设计这个领域积累一些设计经验分享给大家（案例1、http://www.hampoo.com/cases/caseview/78?csid=14，案例2、http://www.hampoo.com/cases/caseview/77?csid=1&page=2）。
常见的电路中，模拟部分包括音频视频、ADC、DAC、PLL、功放电路，和各种滤波器等等。做好一个数模混合设计，请考虑如下一些要点：
电源的处理：数字电源模拟电源分离，模拟电路部分一般建议使用线形电源（LDO），如果模拟电源电流比较大，而LDO的效率低下导致的发热无法解决的话可以使用开关电源，但是必须注意良好的滤波甚至使用CLC的滤波电路或者使用电源Filter（Murata有提供非常多的这种电源Filter）等。
地的处理：关于数字地模拟地的是否分离的问题有很多争论，到底是分离好还是一起好，目前也没有绝对的结论。个人认为，哪种方式都可行，大家应该更多的关注模拟信号的回路和数字信号的回路是否在各自的区域独立。模拟地是模拟信号的回路，数字地是作为数字信号的回路，那么不同的回路应该互不干扰的工作才能最大的降低数字对模拟的干扰。
分区及强弱信号：数字模拟地做分区独立，那么信号也是一样，一定要避免数字信号在地模拟区域上跨越。也要避免模拟信号在数字区域跨域。另模拟电路部分也会存在一些弱信号（弱电流）和一些强信号（强电流）的区分。在布局布线时，应该考虑供电电源和大电流信号强信号形成低阻抗的路径。弱信号地做单点接地处理降低干扰。
时钟的设计处理：在非常多的数模混合电路设计中，DAC、ADC的参考时钟或者采样时钟是非常重要的，我们关注它两个点（干扰、Jitter）。时钟属于数字信号，它有非常大的干扰作用，所以让时钟信号不能和模拟信号混合在一起。作为参考时钟或者采样时钟，时钟抖动（Jitter）的性能也关键的决定DAC、ADC的性能。在硬件设计上，选用时钟分配器，甚至使用数字PLL时钟输出TCXO、OCXO这一类高质量的时钟源都能够有效地优化时钟抖动。另外避免多个负载也是非常有效的方式。在PCB设计中，保证时钟信号的阻抗连续，降低布线的分布寄生电容(尽量减少过孔，时钟布线尽量短)。 |
|
