请教一通大师 大师, 请教

cpu周围的flash有什么功能？

再问ddr的原理是什么？他布局布线有什么需要注意的吗？

pci总线的布线有什么需要注意的吗?

一通百通

1. flash也叫闪存，是一种非易失性存储器，闪存在掌上设备中的作用与硬盘相同，但与硬盘相比，访问速度要快得多，并且还在进一步提速。NAND型闪存的随机访问时间通常在25-50μs左右，而NOR型则是约90ns，不过两者作持续传输时的访问时间则是差不多的。这就有点像RDRAM与DDR SDRAM的对比。也因此，NOR型闪存可以达到所谓的XIP的要求（eXecute In Place，本地执行）。由于90ns已经与普通的DRAM的速度相差不多，所以，闪存中存放在代码不必先调入DRAM或SRAM中然后再由相关的处理单元调用（这是以往的作法），而是可直接在本地调用/执行，即具备了代码执行（Code Execute）能力。

2. DDR是Double Data Rate的缩写，双倍数据速度的意思。目前的SDRAM都是在总线时钟频率上升沿进行一次数据传输，而DDR SDRAM则在系统总线时钟频率上升沿和下降沿各进行一次数据传输，从而达到双倍数据传输率的效果。

由其原理决定了DDR SDRAM在技术上很大程度上都继承了目前的SDRAM。DDR SDRAM的指令、数据、地址总线系统与SDRAM相兼容，可以说DDR SDRAM是SDRAM的一次改良。这使得目前SDRAM、主板、显示卡生产商改造自己的生产线比较容易。DDR与RDRAM相比，有相当的设备和价格优势。

DDR SDRAM首先应用在显示卡领域。因为目前显示卡主控芯片的能力大大增强，SDRAM无法保证其数据带宽，形成一个极大的瓶颈。DDR的出现，为解决这个问题提供了一个廉价的方案。对于GForce2系列显示卡，仅仅用DDR代替SDRAM，显示性能就有30%～50%的提高，而价格相差在20%以内，并且随着技术的成熟在进一步下降。所以DDR在显示卡上获得了极大的成功。

3. DDR布线长度差最好在50mil以内,而且不同功能的 信号线之间最好留3W的线间距,针对这个部分的布线是非常关键的，要考虑到控制线和地址线的拓扑分布，数据线和时钟线的长度差别控制等方面，在实现的过程中，根据芯片的数据手册和实际的工作频率可以得出具体的布线规则要求，比如同一组内的数据线长度相差不能超过多少个mil，每个通路之间的长度相差不能超过多少个mil等等。当这些要求确定后就可以明确要求PCB设计人员来实现了，如果设计中所有的重要布线要求都明确了，可以转换成整体的布线约束，利用CAD中的自动布线工具软件来实现PCB设计，这也是在高速PCB设计中的一个发展趋势。

1) 在情况允许的情况下,尽量增大走线之间的距离.并且不要走长平行线。
2) 地平面和传输线之间的距离保持在10mil之内。
3) 在布线空间允许的条件下，在串扰较严重的两条线之间插入一条地线，可以起到隔离作用，从而减小串扰。
4) 高速信号线在满足条件的情况下，加入端接匹配可以减小或消除反射，从而减小串扰。
5) 必要的时候还可以采用自身屏蔽线来减小串扰。
6) 在走线的时候运用3W规则，即保证线间距不能小于走线的线宽。
7) 内层走线（Stripline）之间要保证比表层走线（Microstrip）更大的线间距。
8) 一些重要的信号线（如时钟线），尽量走在中间层，并靠近plane层。
9) 在多层板设计中，层间距可能很小，尽量错开层间的平行线，保持足够的距离。
10) 信号不要跨过地平面的断槽，在打过孔的时候注意不要太密，防止截断铺铜区。
11) 走线尽量避开铺铜区的边沿。
12) 差分信号要保持相同间距和长度走线，即平行走线。
13) 对噪声敏感的信号线要远离其它走线，适当的时候考虑周围加保护地线。

4. PCI总线是一种不依附于某个具体处理器的局部总线。从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能。PCI总线也支持总线主控技术，允许智能设备在需要时取得总线控制权，以加速数据传送。

czhang

一通老大
讲的蛮详细！！！！
谢谢！