IP复用面临的挑战及应对举措 复用, 举措, 挑战

xyxcsu

考虑到开发一个复杂IP所需要的经验、资源、投资和周期，以及产品的市场窗口，很多公司都考虑购买成熟且性价比高的IP。目前国际上芯片设计的80%以上用到了IP复用。

　　目前国内SoC设计和IP复用受到很多因素的影响。一方面，由于目前大部分中国IC设计公司的销售额还不高，很多一流IP的授权费平摊到每颗芯片上显得特别高，再加上国内大部分设计公司对市场的把握度还不够，且中小公司资金不够雄厚，所以明星IP在国内还不容易被广泛接受。另一方面，中小供应商IP质量良莠不齐和IP复用度的不成熟，缺乏IP评估测试的实用标准和规范以及第三方权威评估，大部分公司不愿意贸然尝试。和国外大公司比，国内公司IP复用所面临的商务风险较高。

　　那么，如何降低SoC芯片的成本和投资风险呢？首先，要降低明星IP在国内量产前的使用门槛。明星IP把硬核的Foundry模型放在严格挑选出的公共服务平台，让大家付少量的钱就可以做前期开发，甚至MPW流片，并提供技术支持，量产时才付足授权费，这是非常符合中国国情的一种商务模式。其次，应该从长远打算，通过评估测试，选择引进国外中小公司和国内自主开发的经过质量认证的高质量IP。

　　此外，如何保证IP的复用质量也是一个重要问题。造成IP功能缺陷的主要原因包括：一是IP未得到充分的质量认证。二是已在个别产品上经过Silicon Proven的IP仍可能在新产品中引入功能缺陷。造成IP复用缺陷的主要原因包括：一是硬核各种模型的质量影响IP的复用以及复用质量的检验。二是IP数据及信息可能不正确不充分，所以，是否能正确集成以取得预期的目标难以得到判明和保证。三是设计工程师的经验和技能不足也会影响IP复用质量。而影响IP复用效率问题的主要原因包括代码对可综合、可测性设计等规则的依从性，验证环境的易移植性，验证的效率及灵活性，是否有针对目标系统的驱动程序，前后端各交付项的完整性和易移植性，数据格式是否与目标EDA工具相容，设计工程师的技能等等。

　　在克服IP功能缺陷方面的探索性方法包括：制定详细验证方案，并与SPEC一一对照检查，进行代码覆盖率分析及改善，采用缺陷提醒表对照检查，基于经验及对IP功能、应用理解的Corner Case枚举，SoC芯片级验证以及系统应用平台验证等。其中，之所以需要SoC芯片级验证，是因为很多功能及适配度的问题在系统级仿真较容易发现，例如，IP与目标平台在DMA方式和Bulk传输方式时的适配度等等。而之所以需要系统应用平台验证，主要是因为很多外接器件的仿真模型和真实的器件往往有差异，特别是异常操作和响应等细节上，另外，类似TFT-LCD屏、触摸屏等更是不易在仿真平台上实现。EDA平台的仿真速度也在很大程度上限制了海量事件的随机测试和饱和测试。而系统应用平台可以快速直观地得到结果。

　　在提高IP复用效率方面，首先，应当提供保证能将IP正确复用的完整的信息、数据和文档。其次，推荐使用便于信号分组化识别的命名规则，便于理解、移植、系统集成、加约束条件、验证观测等等。第三，应提供可测性设计信息。第四，IP核的协议和算法的引擎等关键部分与总线接口及总线FIFO等应当分开。第五，对IP交付项的质量和完整性应当做专家审查，回归检验，结果审核。

　　上海硅知识产权交易中心即将推出可扩展重构的技术服务平台，包括EDA平台(IP测试、交付项回归检验、IP固化建模等)、IP选购试用一站式公共服务平台以及系统应用平台等。而SSIPEX规划推出的公共技术服务包括IP评估测试、IP体验试用及一站式挑选、数字IP包装及固化、MPW流片验证、硬核Modeling、SoC应用参考方案设计以及IP开发/使用和SoC设计等方面的培训和技术支持。

　　建立平台及公共服务，要充分保障IP供应商和用户双方的权益，保证IP数据、用户信息不会泄密。上海硅知识产权交易中心是信息产业部、上海市信息委和上海市科委联合投资的IP交易服务非赢利性专业公司。中心将严格保持公正性和中立性，设立严格的信息安全保密措施和管理制度，并审计检查。

 

soup

那位仁兄能不吝赐教一下 “可编程芯片（pld）和Sopc技术” 具体是什么？在哪里有相关资料可以看的？ 这里先行那位仁兄能不吝赐教一下 “可编程芯片（pld）和Sopc技术” 具体是什么？在哪里有相关资料可以看的？ 这里先行谢过！！谢过！！

xyxcsu

Sopc：本质是FPGA，和SOC是不同的。

PLDrogrammable Logic Device 可编程逻辑器件。

CPLD:Complex Programmable Logic Device 复杂的可编程逻辑器件。

EPLD:Erasable Programmable Logic Device 可擦写的可编程逻辑器件。

FPGA: field programmable gate array,现场可编程门阵列。

    两者的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。
　　PLD是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。PLD能做什么呢？可以毫不夸张的讲，PLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用PLD来实现。PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用PLD的在线修改能力，随时修改设计而不必改动硬件电路。使用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与一或”表达式来描述，所以，PLD能以乘积和的形式完成大量的组合逻辑功能.这一阶段的产品主要有PAL(可编程阵列逻辑)和GAL(通用阵列逻辑)。

在二○世纪九十年度末，可编程逻辑器件（PLD）的复杂度已经能够在单个可编程器件内实现整个系统。完整的单芯片系统（SOC）概念是指在一个芯片中实现用户定义的系统，它通常暗指包括片内存储器和外设的微处理器。最初宣称真正的SOC――或可编程单芯片系统（SOPC）――能够提供基于PLD的处理器。在2000年，Altera发布了Nios处理器，这是Altera Excalibur嵌入处理器计划中第一个产品，它成为业界第一款为可编程逻辑优化的可配置处理器。本文阐述开发Nios处理器设计环境的过程和涉及的决策，以及它如何演化为一种SOPC工具。
Altera很清楚地意识到，如果我们把可编程逻辑的固有的优势集成到嵌入处理器的开发流程中，我们就会拥有非常成功的产品。基于PLD的处理器恰恰具有应用所需的特性。一旦定义了处理器之后，设计者就“具备”了体系结构，可放心使用。因为PLD和嵌入处理器随即就生效了，可以马上开始设计软件原型。CPU周边的专用硬件逻辑可以慢慢地集成进去，在每个阶段软件都能够进行测试，解决遇到的问题。另外，软件组可以对结构方面提出一些建议，改善代码效率和/或处理器性能，这些软件/硬件权衡可以在硬件设计过程中间完成。