|
- UID
- 872339
|
关键字：FPGA OC8051 IP核 OpenCores
引 言
20世纪80年代初，Intel公司推出了MCS-51单片机，随后Intel以专利转让的形式把8051内核发布给许多半导体厂家，从而出现了许多与MCS-51系统兼容的产品。这些产品与MCS-51的系统结构相同，采用CMOS工艺，因而常用80C51系列来指代所有具有8051指令系统的单片机。在80C51系列中，OC8051以架构清晰、取指带宽大、时钟效率高等诸多优点受到业内人士的青睐。本文在分析OpenCores网站提供的一款OC8051IP核的基础上，给出了一种仿真调试方案；利用该方案指出了其中若干逻辑错误并对其进行修改，最终完成了修改后IP核的FPGA下载测试。
1 OC8051结构分析
OpenCores网站提供的OC8051 IP核与8051的系统结构相同，如图1所示。该IP核兼容所有8051指令系统，内部资源包括：8位CPU，寻址能力达2×64K；4 KB的ROM和128字节的RAM；4个8位I／O口；16位内部定时／计数器；5个中断源和2个中断优先级。采用Verilog语言对其各个模块进行描述。系统主要模块及其功能说明如表1所列。不同模块对应的源文件均是以模块名称命名的，例如累加器A对应的源文件为oc8051_acc．v。
虽然上述OC8051 IP核宣称兼容所有8051指令系统，但是实际执行时并非如此。例如在执行表2所列的2组功能相同的代码时，所得到的执行结果并不相同。代码1的执行结果是将5写入地址为0的外部RAM，代码2的执行结果是将5写入地址为4的外部RAM。造成这种现象的原因是，oc8051_ext_addr_sel模块配置写外部RAM地址时延误了一个时钟周期。若要OC8051 IP核与标准8051系统一致，须对源文件中类似的逻辑错误进行修改。
2 OC805 1仿真调试及修改
对于硬件设计而言，仿真的作用是验证设计结果的逻辑功能是否符合初始规定，如果在这一层次上设计出了问题，那么以后各个层次的工作将完全不确定。由前文可知，OC8051 IP核存在着逻辑错误，所以有必要通过仿真的手段实现错误查找和定位，从而最终完成对逻辑错误的修改。
2．1 仿真调试方案
OC8051仿真调试方案如图2所示。其原理是：在Keil软件环境中编写测试程序，编译生成．hex文件并将其注入ROM的指令寄存器中。testbench负责产生OC8051工作时钟及控制使能等信号，并将OC8051执行ROM中指令的结果输出到文本／波形文件中。开发人员通过对文本／波形文件和Keil调试工具执行测试程序的结果进行比较，从而实现对逻辑错误的查找与定位，并对IP核源文件进行修改。
值得注意的是，虽然Modelsim功能强大，可以方便地观察到任何层次模块信号的变化，但是OC8051 IP核的结构和时序比较复杂，仍避免不了仿真时因为中间信号多所带来的不便。因此，在仿真调试时可寻求一些简化操作的机制。考虑到借助数据寄存器指针DPTR和累加器A，MOVX指令可以将程序执行过程中任何寄存器的值输出到外部RAM中，而观察外部RAM中的值相对容易，因而本文采用了这种机制。
2．2 具体修改方法
(1)oc805 1_ext_addr_sel模块
读写外部RAM地址可以由DPTR指示，也可以由Ri指示，该模块的主要功能是选择读写外部RAM地址。通过select和write信号完成对buff和state的配置，从而完成对读写外部RAM地址addr_out的配置。在Modelsim环境中，执行表1中的代码1时，发现addz_out的变化总是比DPTR慢一个时钟周期，因而其执行结果是将5写入地址为0的外部RAM。造成这种现象的原因是配置buff和state时采用了always进程，本文将该部分代码修改为：
assign state="write"；
asstgn buff="select"?{8h00，ri}：{dptr_hi，dptr_lo}；
(2)oc8051_psw模块
该模块由一个8位标志寄存器及其控制逻辑组成，用来收集指令执行后的有关状态。8位寄存器的各位状态通常是在指令执行过程中自动形成，但也可以由用户根据需要采用传送指令加以改变。原设计中负责解释传送指令的逻辑采用if语句：
if(addr[7：3]=='OC8051_SFR_B_ACC)data_out[addr[2：O]]<=cy_in；
'OC8051_SFR_B_ACC被定义为累加器A的高5位地址，用在这里显然不对。应该将其改为程序状态字PSW的高5位地址'OC8051_SFR_B_PSW。 |
|
