一.异步电路
1.电路的核心逻辑用组合电路实现，比如异步的FIFO/RAM读写信号，地址译码等电路。
2.电路的主要信号，输出信号等并不依赖于任何一个时钟性信号，不是由时钟信号驱动触发器（FF）产生的。
3.异步时序电路最大的缺点是容易产生毛刺。在布局布线后仿真和用高分辨率逻辑分析仪观测实际信号时，这种毛刺尤其明显。
4.不利于器件移植，这包括器件族之间的移植和从FPGA利用HardCopy向结构化ASIC的移植。
5.不利于静态时序分析（STA），验证设计时序性能。
二.同步时序电路
1.电路的逻辑核心是用各种各样的触发器实现。
2.电路的主要信号，输出信号等都是由某个时钟沿驱动触发器（FF）产生的。
3.同步时序电路可以很好的避免毛刺。布局布线后仿真和用高分辨率逻辑分析仪采样实际工作信号皆无毛刺。
4.利于器件移植，这包括器件族之间的移植和从FPGA利用HardCopy向结构化ASIC的移植。
5.有利于静态时序分析（STA），验证设计时序性能。 |
