// 高级篇: (敬业执越,方堪重负)
31). 使用Megawizard, 引入除法模块并成功进行时序仿真
a). 16位被除数numer,8位除数denum,8位商quotient,8位余数remain, 时序仿真正确性论证
b). 锁相环电路的理解、数字锁相环实现方法及lpm_pll引用.
c). IP core的调用,明确生成方法
32). 使用Floorplan & Chip editor
a). 观察各引脚的fan-in,fan-out,
b). 熟练进行信号追踪, 手动进行部分逻辑单元的优化调整
c). 注意虽然在floorplan界面拖拉有效,但还是建议到assignmeng edit中输入/确信 |
