首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

基于赛灵思Virtex-4的可重构计算硬件平台改进设计

基于赛灵思Virtex-4的可重构计算硬件平台改进设计

作者:王晟中,陈伟男,彭澄廉
(复旦大学计算机科学技术学院,上海 200433)
目前已有的大多可重构计算硬件平台采用多FPGA结构,根据应用的不同,可能还包含多CPU或专用存储器,FPGA的配置往往是整片重构或是一维重构,且需要一块独立的开发板来提供外设和控制重构过程。可重构计算是介于通用处理器和专用集成电路之间的计算实现方式,既能保留硬件计算速度快、效率高的优点,又兼具软件的灵活性和开发周期短的特性。本文设计并实现了一款基于单片Xilinx Virtex-4现场可编程门阵列的可重构计算硬件平台,介绍了其功能、体系结构以及开发调试流程。该平台还提供运行操作系统所必要的环境,可作为研究可重构计算及面向可重构操作系统的硬件基础。
附件大小附件

534-702-reconfigrable-1.pdf (367.13 KB)

记录学习中的点点滴滴,让每一天过的更加有意义!
返回列表