具有多个电压轨的FPGA和DSP应用的电源设计方法(下) 解决方案, 电子产品, 制造商, 电源, 用户

pengpengpang

大多数电子产品都有一个或更多的数字处理系统，比如FPGA或DSP，而这些数字处理系统往往需要多个电压轨供电。对于数字系统的电源问题有多种解决办法。本文提出了多电压轨FPGA和DSP应用的电源解决方案，此处假设输入电源电压大于或等于系统的轨电压(如12、5或3.3V)。
电源排序的实现
电源排序不仅仅和电压轨电压上升和下降的顺序有关，也和电压轨的定时与电压差异之间的关系有着密切的联系。FPGA和DSP制造商很少对电压轨的排序有明确的要求，但是一旦规定了该顺序，用户就必须遵守。这种推荐的排序一般意味着制造商应用该器件至少完成过一系列规定的供电测试并且取得成功。
有三种控制电压上升的排序方法：同步排序、按比例排序、顺序排序。图2为一个同步排序的例子，两个电压轨的斜坡部分是同步的，较低电压轨的电压在规定的点处停止。两电压轨的电压开始以相同的dv/dt速率上升，并且每个电压轨超过规定容差的时间是最少的。由于同步排序可以防止闭锁现象、总线冲突和不良的晶体管状态，所以该排序通常被认为是最理想的排序方法。但是，如果没有某种特殊电路用来使转换器间产生互感作用，这种排序方法是最难于实现的。
按比例排序的例子如图3所示。在该排序下，各电压轨电压是以不同的dv/dt速率上升的，高电压轨拥有更高的转换电压，所以两电压轨同时到达规定点处。同时注意到最大电压差异发生在规定点处。这种排序方法比较容易实现，前提是dc/dc转换器拥有外可控的软启动装置。

图4是按顺序排序的图形，该方法的软启动是最简单易行的。把第一个转换器的输出电压(或可用的电源信号)简单地连接到第二个转换器上，然后以此类推，则按顺序排序是很容易实现的。这种方法下电压电压轨间的电压差异最大，但只要所有电压轨电压相互迅速上升，直接损害或长期可靠性问题就可以忽略了。并且，这种排序方法对于构建测试系统来说是最容易实现的，所以许多FPGA和DSP推荐使用这种方法。
电源电压下降排序是比较难于控制的，主要是因为在电源电压下降的过程中，各电压轨的电压分布主要由电压轨容性和阻性负载决定。换句话说，即使电压轨1先于电压轨2被禁用，和电压轨2比较，电压轨1也可能拥有较大的容性负载和较小的阻性负载，所以电压轨1将会在电压轨2之后放电。另外，电压下降也可能是由以下几个因素造成的：在电压下降的过程中某一电压轨的负载变化和电压轨间下降的电压不同。无论是已知负载下电压轨电压的每一次放电还是控制所有电压轨使其相互通信(如：同步排序)等都要求有附加电路。同时要求每个电压轨的电压曲线是平滑的、单调上升的，如图2-4所示。

电压轨电压单调上升控制的实现
启动电压单调上升的变化如图5的上半部分所示。许多FPGA每个电压轨上都应用了内部电源电压监控器(SVS)，所以，对于SVS电路来说，要想成功为其它IC供电，单调上升的电压是必要的。大部分DSP都要求一个外部可提供SVS或RESET的信号，该信号可指出电压轨何时上电，所以就不必须要求电压的单调上升了。
启动时，流入电压轨上电流决定着电压轨上电容的变化。除了这个电流，由于总线冲突或其他晶体管不良状态等原因，多电压轨FPGA和DSP IC电路会产生极大的冲击电流。最大电压斜线上升时间要求(导致最小的dv/dt转换率和更慢的启动时间)在上升的时间长度上有所限制，这样IC电路中的子电路电压就会低于它们的工作电压了。在以前老的数字ICs电路中，减慢斜坡内核电压上升的时间可以减少启动瞬间流入IC电路的冲击电流
如图5下半部分所示，许多新的FPGA和DSP已经成功解决了这种启动问题(如：通过顺序排序供电IC电路的各个部分来解决)，并且启动电流大大低于预计的动态电流。所以，对于大多数新近的FPGA和DSP，引起电压轨解耦网络上的大容量电容变化的电流决定着启动时的瞬间起峰电流。利用C=C×dv/dt来表示峰值电流，这里C是大容量电容，dv/dt是可选择的斜率，我们可以很容易发现：峰值电流可能大于数字IC电路的动态电流和电压轨转换器的最大工作电流。

FPGA和DSP电压电压轨的最小电压斜线上升时间要求(导致最大的dv/dt转换率和更快的启动时间)由多种原因决定，包括IC测试的限制。无论是否有最小斜坡时间要求，都应该软启动POL转换器，进而确保改变电容变化的瞬间起峰电流不超过转换器电流的限制，当电流过载时所引起的过电流保护可能会使转换器不正确的启动。系列文章的第二部分列举了应用转换器/调节器时有关启动问题的两个例子，并且解释了如何应用软启动来控制电压轨迹的斜率等问题。
电源设计方法
综合前文所述，图6为图1所示的数字ICs电路的单一应用提供了一种简单的电源设计方法。

选择线性调节器或开关调节器取决于电压轨的功率损耗(如：功率耗散所要求的效率)和/或应用的需要(如：低噪声的要求)。该方法假设允许FPGA 或 DSP在其他应用之前被启动(如顺序排序)。图6所示的电源解决方案采用的是连接每个数字器件输出电压的顺序排序方法，如果电压足够的高，可以直接把第一电压轨的外部SVS和下一电压轨相应的管脚连接在一起。虽然图6所示的例子指出了内核电压、辅助电压和I/O电压的默认启动顺序，但是恰当的启动顺序应该符合FPGA或DSP制造商所建议的排序。
虽然有些时候是否应用建议的排序并不影响成功供电和预防损害的发生，但是却可以降低启动电流。对比其他启动方法，顺序排序便于实现，并且通过交错启动电压轨可以更好的减少启动电流。具有软启动功能的POL转换器，其电压轨的上升时间是可控的，这种转换器的应用也是高度推荐的，特别是在FPGA或DSP的电压轨有最小上升和下降时间要求的时候。许多DSP要求有外部复原信号RESET，这时就要用到具有可控延迟功能的外部SVS了。最后，最重要的是电源设计过程要注意负载瞬变量的变化。
本文小结
多电压轨系统的电源设计方案不仅仅是要求降低尺寸和成本。系统级和/或应用级的要求(如噪声敏感度或周围环境温度)决定着是否采用低成本的线性调节器。启动时电压轨间的相互影响对于一个鲁棒系统来说是至关重要的。