首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

新手发问

新手发问

vhel中的std-logic与bit有什么区别,什么时候能通用
std_logic的信号有可以有0,1,x,z这些状态,而bit只有0,1两种状态
我是天堂的使者,向我倾诉吧
返回列表