首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 《Xilinx可编程逻辑器件设计与开发》连载33:ChipScope Pro内核生成器应用实例
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
《Xilinx可编程逻辑器件设计与开发》连载33:ChipScope Pro内核生成器应用实例
发短消息
加为好友
pengpengpang
(pengpengpang)
当前离线
UID
1023229
帖子
6106
精华
0
积分
3055
阅读权限
90
来自
中国
在线时间
156 小时
注册时间
2013-12-20
最后登录
2016-7-3
论坛元老
UID
1023229
来自
中国
1
#
打印
字体大小:
t
T
pengpengpang
发表于 2014-10-25 10:46
|
只看该作者
《Xilinx可编程逻辑器件设计与开发》连载33:ChipScope Pro内核生成器应用实例
微软雅黑
,
项目信息
,
生成器
,
开发
,
连载
9.2.5 ChipScope Pro内核生成器应用实例
下面通过一个简单8位计数器的例子,了解如何在工程中添加ChipScope Pro内核生成器的各个IP核,对FPGA内部节点和逻辑进行观测。在该实例中,我们将调用一个ICON、一个ILA和一个VIO。
1. 新建项目工程和RTL程序。
(1) 新建工程,选择器件型号、封装等项目信息,如图9-14所示。
图9-14 器件型号信息
(2) 编写或添加源程序count_top.v。
count_top.v
module count_top(clk, reset
);
input clk;
input reset;
reg [7:0] count_out;
always @(posedge clk) begin
if (reset == 0)
count_out <= 0;
else
count_out <= count_out + 1;
end
endmodule
2. 生成ICON核。
(1) 在ISE环境下,单击【Project】菜单→【New Source】,弹出源程序设置界面,选择源程序类型【IP (Core Generator & Architecture Wizard)】,输入将要生成的IP核名,如ICON_Core,如图9-15所示。
图9-15 【New Source Wizard】选择源程序类型界面
(2) 单击【Next】,弹出内核生成器的IP列表,选择【View By Function】→【Debug & Verifictation】→【Chipscope Pro】→【ICON(ChipScope Pro-Integrated Controller)】,如图9-16所示。
图9-16 【New Source Wizard】IP核界面
(3) 单击【Next】,进入ICON配置页面,由于本例要用两个调试内核ILA和VIO,因此ICON需要两个控制口,设置【Number of Control Ports】为2。如图9-17所示。
图9-17 ICON配置页面
(4) 单击【Generate】,生成ICON核。
3. 生成ILA核。
(1) 回到ISE界面,【Project】→【New Source】,弹出源程序设置界面,选择【IP (Core Generator & Architecture Wizard)】,输入将生成的IP核名,如ILA_Core,如图9-18所示。
图9-18 【New Source Wizard】选择源程序类型界面
(2) 单击【Next】,进入内核生成器的IP列表,单击【View By Function】→【Debug & Verifictation】→【Chipscope Pro】→【ILA(ChipScope Pro-Integrated Logic Analyzer)】,如图9-19所示。
图9-19 【New Source Wizard】IP核界面
(3) 单击【Next】,弹出ILA Summary界面,如图9-20所示。
图9-20 【New Source Wizard】Summary界面
(4) 单击【Finish】,进入ILA配置页面一,配置触发端口和存储属性,如图9-21所示。
图9-21 ILA属性界面一
(5) 单击【Next】,进入ILA配置页面二,按图9-22所示配置触发条件。
图9-22 ILA属性界面二
(6) 单击【Generate】,生成ILA核。
4. 生成VIO核。
(1) ISE界面,【Project】→【New Source】,弹出源程序设置界面,选择【IP (Core Generator & Architecture Wizard)】,输入将生成的IP核名,如VIO_Core,如图9-23所示。
图9-23 【New Source Wizard】源程序类型选择界面
(2) 单击【Next】,进入内核生成器的IP列表,【View By Function】→【Debug & Verifictation】→【Chipscope Pro】→【VIO(ChipScope Pro-Virtual Input/Output)】,如图9-24所示。
图9-24 【New Source Wizard】IP核界面
(3) 单击【Next】,弹出VIO Summary界面,如图9-25所示。
图9-25 【New Source Wizard】Summary界面
(4) 单击【Finish】,进入VIO配置页面,如图9-26所示,VIO参数。该例设置允许异步输入,宽度为8位。
图9-26 VIO参数界面
(5) 单击【Generate】生成VIO核。
5. 例化ICON、VIO、ILA核。
(1) ISE环境下,生成ICON、VIO、ILA核的例化模板,如图9-27所示。
图9-27 IP核例化模板
(2) 修改count.v代码,连接端口。
module count_top(clk, reset
);
input clk;
input reset;
reg [7:0] count_out;
wire [35:0] CONTROL0;
wire [35:0] CONTROL1;
always @(posedge clk) begin
if (reset == 0)
count_out <= 0;
else
count_out <= count_out + 1;
end
ICON_Core U1 (
.CONTROL0(CONTROL0), // INOUT BUS [35:0]
.CONTROL1(CONTROL1) // INOUT BUS [35:0]
);
VIO_Core U2(
.CONTROL(CONTROL0), // INOUT BUS [35:0]
.ASYNC_IN(count_out) // IN BUS [7:0]
);
ILA_Core U3(
.CONTROL(CONTROL1), // INOUT BUS [35:0]
.CLK(clk), // IN
.TRIG0(count_out) // IN BUS [7:0]
);
Endmodule
6. 生成比特流。在ISE的【Process】里,进行综合、实现、生成比特流。下载到FPGA里。
7. 打开ChipScope Analyzer,对采样数据进行分析。ChipScope Analyzer在后面小节中介绍。
收藏
分享
评分
记录学习中的点点滴滴,让每一天过的更加有意义!
回复
引用
订阅
TOP
返回列表
测试测量
无线技术
DSP技术
传感器技术
微波在线
综合技术交流
MCU 单片机技术
汽车电子
ARM
电源与功率管理
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议