《Xilinx可编程逻辑器件设计与开发（基础篇）》连载27：Spartan-6的GTH模块 均衡器, 变速箱, 以太网, 开发, 连载

pengpengpang

5.1.8 GTH模块
Vrtex-6 HXT器件内的GTH模块比GTX有更高的线速率，用它可以实现最高性能的高速串行收发器。GTH具有如下特性。
灵活的SERDES 支持多速率应用。实现40G 和100G 协议等。功能强大的发射预加重和接收均衡器。集成式“变速箱”实现了灵活编码：8B/10B、64B/66B。低功耗：~220mW（典型值）@10.3125Gbit/s。符合常见标准的要求，如10/40/100G 以太网、PCI Express、OC-48、XAUI、SRIO 和HD-SDI。5.1.9 以太网（Ethernet MAC）模块
Virtex-6器件内置以太网MAC，不需要消耗可编程逻辑资源即可提供无缝的芯片到芯片连接。以太网媒体访问控制器（MAC）内核支持10/100/1000Mbit/s数据速率，兼容UNH验证标准并且具有互操作能力，设计符合IEEE 802.3规范的要求，可以单独运行在1000Mbit/s、100Mbit/s 和10Mbit/s 模式，或者配置成三态模式。支持IEEE标准的MII、GMII和RGMII协议，减少外部物理接口的总线宽度。
图5-38 所示为以太网MAC 的结构框图。



图5-38 以太网MAC 的结构框图
主机可以通过主机总线或者设备控制寄存器（DCR）总线与以太网MAC 互联。
物理接口能配置成MII、GMII、RGMII、SGMII 或100BASE-X，但是根据所选择的物理接口配置，只有一套TX和RX接口被激活。
EMAC有一个可选的管理数据输入/输出接口（MDIO），可以访问外部PHY 的管理寄存器和EMAC内部的物理接口管理寄存器（仅在1000BASE-X 或SGMII 模式配置下有效）。
EMAC输出统计向量包含了以太网发送和接受数据通路上的帧信息。复用统计向量以减少与外界连接时所需要的引脚数。在FPGA中实现统计IP（Statistics IP）以累计以太网MAC收发数据通路的统计信息。
Virtex-6的EMAC的功能框图如图5-39所示。



图5-39 以太网MAC的功能框图
客户端接口。包含了连接EMAC接受发送引擎的用户发射接收接口，客户端接口的数据宽度可以配置为8位或者16位，默认为8位。其中的流控制接口允许客户控制物理层停止发送帧，直到客户端有能力接受更多帧。EMAC的流量控制根据IEEE 802.3-2005标准设计，以太网MAC可以在检测到有效的暂停帧之后，暂停和重启帧传输，EMAC通过发送一定时间的暂停帧实现流量控制。图5-40所示为流量控制结构图。


图5-40 流量控制结构图
EMAC接口路径上有个接收地址滤波器，它控制接受或拒绝输入帧。
输出统计向量包含了以太网发送和接受数据通路上的帧统计信息。发送统计向量TX_STATISTICS_VECTOR包含发送帧的统计信息，由32位向量和内部信号组成。接受统计向量RX_STATISTICS_VECTOR包含接受帧的统计信息，由28位向量和内部信号组成。Xilinx CORE Generator软件免费提供了一个外部统计模块，该统计模块对以太网MAC的发送和接收数据通路上的所有统计信息进行累加。
主机/DCR总线接口。通过主机接口可以访问EMAC配置寄存器、EMAC地址滤波寄存器、PCS/PMA子层寄存器，还可以驱动MDIO接口控制外部设备。可以通过通用主机总线或者DCR总线（当与处理器连接时）对EMAC主机接口进行访问。图5-41所示为主机接口内部结构图。Xilinx XPS工具提供了XPS_LL_TEMAC软核通过PLB总线控制EMAC。PLB和DCR总线之间可以通过桥切换。


图5-41 主机接口内部结构图
MDIO接口。在配置成1000BASE-X或SGMII模式下，主机接口可访问EMAC中的PCS管理寄存器。主机接口也可通过MDIO接口访问外部PHY设备。在MDIO使能，而主机接口不使能的情况下，外部设备也可以在配置成1000BASE-X或SGMII的模式下访问EMAC中的PCS管理寄存器。物理端接口。以太网MAC的物理接口，可以配置为媒体独立接口（MII）、吉比特媒体独立接口（GMII）、简化的吉比特媒体独立接口（RGMII）、串行吉比特媒体独立接口（SGMII）、1000BASE-X。MII、GMII和RGMII是并行接口，它们通常连接到一个外部物理层（PHY）芯片以提供速率为10/100/1000Mbit/s的BASE-T功能，同时它还支持速率为10/100Mbit/s的半双工操作以及各种速率条件下的全双工操作。SGMII和1000BASE-X是串行接口，它们使用以太网MAC中的PCS和PMA部分，它们连接到Virtex-6 RocketIO GTX/GTH串行收发器。当与并行接口一起使用时，SGMII提供了速率为10/100/1000Mbit/s的全双工BASE-T功能。该串行接口大大减少了与外部PHY芯片相连的引脚数量。当将EMAC配置成1000BASE-X模式时，PCS/PMA 模块与RocketIO 收发器一起工作，能够提供与吉比特转换器
（GBIC）或者小型可插式（SFP）光纤收发器进行直接连接所需要的所有功能。这可以避免1000BASE-X 网络应用所需的外部PHY 芯片。配置为MII/GMII/RGMII 模式时，可以利用标准IO 访问外部物理芯片PHY；配置为1000BASE-X 或SGMII 模式时，MAC 中的PCS/PMA 子模块使能，EMAC 通过PCS/PMA 子模块连接串行收发器GTX。时钟管理模块。此模块自动根据以太网MAC 的速度（10Mb/s、100Mb/s 或1000Mb/s）和模式（GMII、MII、RGMII、SGMII 和1000BASE-X）配置正确的输出时钟。设计中可以调用以太网MAC 的原语或者使用CoreGen 工具配置EMAC 参数来使用EMAC 模块。
5.1.10 PCIe 端点模块
PCIe2.0 标准对满足高性能、低功耗应用的需求非常关键，特别是在电信、服务器、高端视频市场。针对越来越多的PCIe 的应用，Virtex-6 FPGA 中嵌入了第二代的PCIe 内核，该集成的第二代PCIe 模块兼容PCI Express 2.0 标准，已经通过了1-8 通道配置的PCI-SIGPCI Express 2.0 版本兼容性与互操作性测试。



图5-42 Virtex-6 中集成的PCI-E 核
Vrtex-6 FPGA 内的PCI Express 模块实现了事务处理层、数据链路层和物理层功能，能够以最低的FPGA 逻辑利用率提供完整的PCI Express 端点和根端口功能。内部结构如图5-41 所示。
5.2 Virtex-6 LXT 型FPGA
Vitex-6 LXT 平台FPGA 的Virtex-6 LXT FPGA 针对逻辑优化，同时提供6.5Gbit/s GTX收发器、内置式PCIe 和三态以太网MAC。表5-15 为Virtex-6 LXT 器件列表。



表5-15 Virtex-6 LXT器件
5.3 Virtex-6 SXT型FPGA
Virtex-6 SXT面向DSP优化，DSP48E1 SLICE能实现超过 1000 GMACS的性能，可以高效地完成复杂的数字信号处理，同时提供 6.5Gbit/s GTX 收发器、内置式 PCIe 和三态以太网MAC。表5-16所示为Virtex-6 SXT器件列表。



表5-16 Virtex-6 SXT器件
5.4 Virtex-6 HXT型FPGA
Virtex-6 HXT FPGA 针对那些需要超高速串行连接功能的应用进行了优化，通过 6.5Gbit/s GTX收发器和支持11Gbit/s以上的线路速率的GTH收发器提供了业内最高的串行带宽，从而实现了新一代分组和传输、交换机结构、视频开关和成像设备。表5-17所示为Virtex-6 HXT器件列表。



表5-17 Virtex-6 HXT器件
Virtex-6 HXT器件的主要特性介绍如下。
(1) 实现了最高的串行带宽。
带宽最高的FPGA提供了低风险方法，能够迅速为面向网络、电信和成像行业中的桥接、转换与群集的、功能强大的40Gbit/s和100Gbit/s应用进行原型开发和生产。面向100GE MAC和100GE-Interlaken桥接的单FPGA解决方案。面向40Gbit/s发射机应答器/复用转发器的单FPGA解决方案。利用FEC有效实现100Gbit/s发射机应答器/复用转发器。实现高级功能集成，如分组处理、加密和流量管理。GTH多速率收发器多达24个，支持11Gbit/s以上的线路速率，用于连至×10Gbit/s、40Gbit/s和100Gbit/s网络。GTX多速率收发器多达48个，支持高达6.5Gbit/s的线路速率，实现了到早期ASIC、ASSP和背板的可靠接口。(2) 新型GTH收发器支持11Gbit/s以上的线速率。
利用支持9.953Gbit/s~11.18Gbit/s线路速率的收发器构建高效的，到×10Gbit/s、40Gbit/s和100Gbit/s以太网网络的链路。单个Virtex-6 HXT FPGA内的GTH收发器多达24个。低功耗：220mW（典型值），在10.3125Gbit/s时。利用内置式Tx预加重、Rx线性均衡和Rx DFE实现芯片—芯片、芯片—光纤和10Gbit/s背板应用所需的信号完整性。用于实现简便易用性的复杂自适应均衡引擎。保证符合常见标准的要求，如10/40/100Gbit/s以太网、OTU-/2/4、OC-192和SFP+。集成式64B/66B和8B/10B编码支持。简单而高度灵活的时钟控制结构，实现了多协议设计。(3) 利用6.5Gbit/s GTX收发器实现低功耗串行连接功能。
利用支持150Mbit/s~6.5Gbit/s线路速率的收发器连至早期ASIC、ASSP和背板。功耗降低了25%：在6.5Gbit/s下，功率低于150mW（典型值）。单个Virtex-6 HXT FPGA内的GTX收发器多达48个。高度灵活的时钟控制技术实现了独立Rx和Tx操作，能够有效地将某些应用的收发器数量加倍。保证符合常见标准的要求，如10/40/100Gbit/s以太网、PCI Express、OC-48、XAUI、SRIO和HD-SDI。第二代集成式PCI Express模块和第三代三态以太网MAC模块可以轻松实现常见接口。5.5 小结
Virtex-6 FPGA是基于Virtex-5结构的，采用了第三代的ASMBL架构，比前一代产品功耗降低达50%，成本降低达20%。本章详细介绍了Virtex-6系列器件的内部各模块及其架构，以期读者对Virtex-6系列FPGA有一个较深入的认识，并在此基础上，提高设计者的设计优化能力。