首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

分享:modelsim下编译xilinx库的方法

分享:modelsim下编译xilinx库的方法

建立ModelSim SE 的Xilinx仿真库方法,从网上搜到的有很多,实践过其中几种,其中一种较简单的方法如下:
1)当然是要安装ModelSim 和ISE 。

2)将ModelSim根目录下的modelsim.ini文件的只读属性去掉。
3)在ModelSim命令窗口输入:compxlib -s mti_se -arch all -l vhdl -w -lib all
按回车键即可。
说明:上述命令行中的vhdl 表示vhdl语言,如将此处改为verilog,则生成verilog的库。

4)将ModelSim根目录下的modelsim.ini文件设为只读。
完成上述步骤,重新启动modelsim,即可在libarary栏中看到已生成的Xilinx库
记录学习中的点点滴滴,让每一天过的更加有意义!
返回列表