Spartan FPGA数字时钟管理模块(DCM)使用说明-2 手绘

苹果也疯狂

DCM的位置在哪？

我们以Spartan3系列为例。

FPGA看上去就是一个四方形。最边缘是IO Pad了。除去IO Pad，内部还是一个四方形。四个角上各趴着一个DCM。上边缘和下边缘中间则各趴着一个全局Buffer的MUX。这样的好处是四个DCM的输出可以直接连接到全局Buffer的入口。

下面是手绘简图，很丑是吧，呵呵。





DCM是全局时钟网络可选的一部分

一般，时钟通过一个“全局输入Buffer”和“全局时钟Buffer” 进入全局时钟网络。如下所示

GCLK --->（ IBUFG ---> BUFG） ---> Low Skew Global Clock Network

在需要的时候，DCM也成为全局时钟网络的一环。