QPSK数字调制解调的FPGA实现，包括源程序（5） 源程序, 滤波器

yuyang911220

上层模块中包含了如下个模块
        MUL_QPSKR mul1(clk, p1, data_out1, DIN, ce, ready1);
        MUL_QPSKR mul2(clk, p2, data_out2, DIN, ce, ready2);
        ROM_SIN sin0(clk,addr,en,ready0,data_out1, data_out2);
        FIR fir1(rfd1, rdy1, ~ready1, clk, dout1, p1[31:16]);
        FIR fir2(rfd2, rdy2, ~ready2, clk, dout2, p2[31:16]);
        judgebit judge0(clk, dout1[34], dout2[34], rdy1, rdy2, dout, ready);

        其中MUL_QPSKR是乘法器单元，实现有符号数乘法；ROM_SIN模块存放的正弦波数据，此模块最后可用DDS模块代替，最后是滤波器模块。本设计中最重要的一个模块CASTA载波提取还在编写中，暂时还不能提交相关代码。

        滤波器模块是本设计的关键，如果提高相同信噪比条件下的误码率可以提高滤波器的阶数，但会相应的提高器件实现的复杂度，也即提高FPGA器件的面积。

        7.结语
        目前，全数字调制解调器使得通信设备紧凑、成本低、功耗小，且可靠性高。高速数字通信系统多采用Q P S K调制方式，可获得较高的信噪比，又有较高的频带效率。但专用Q P S K芯片的通用性较差，价格较贵。通用Q P S K芯片大多基于D S P芯片，运算量较大和受硬件的限制。用FPGA是实现通用Q P S K的最佳途径，所有参数均由用户设置，提高了通信设备的灵活性和通用性。