首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» Xilinx实现基于BlockRAM的高效移位寄存器(3)
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
Xilinx实现基于BlockRAM的高效移位寄存器(3)
发短消息
加为好友
yuyang911220
当前离线
UID
1029342
帖子
9914
精华
0
积分
4959
阅读权限
90
在线时间
286 小时
注册时间
2014-5-22
最后登录
2017-7-24
论坛元老
UID
1029342
性别
男
1
#
打印
字体大小:
t
T
yuyang911220
发表于 2015-11-21 22:02
|
只看该作者
Xilinx实现基于BlockRAM的高效移位寄存器(3)
寄存器
5.
由于
blockram
的深度是相对固定的,必须评估
ram
的使用率。
在文档中详细介绍了各种位宽和深度。这边只列举一个对比启发增加使用率的思路。
1
)当图像宽度为
1024
,位宽为
18bit
时,正好对应
18
位宽的
block ram
级联成
1024
深度。
此时硬件结构如上,右边英文告诉你每
8
个
bit
会有
1bit
奇偶位,其实就是普通的
1bit
。
这个时候地址位控制为
0
到
3FE
(
1022
)使用了
1023
个地址位,最后一位地址永远用不到,正是为了前面提到过的每列数据对齐。
注意,这边的
1022
是计数器的最后一位,
1023
说明移位有
1023
个状态,
1024
是一行像素数,不要相互混淆。
这个时候,得出的结论是
2
)当行像素数为
768
时,同样使用的是
1024
深度的
block ram
。
此时,只会使用前面的
767
个地址,后面的地址就浪费了,所以要想办法再利用后面的
257
个地址。方法如下:
因为
768 = 256 x 3
那么
后面的地址可以组成一个
256
深度
x 3
的
6
位宽移位寄存器。
硬件结构如上,下面说明的正是后面的存储空间的利用。
收藏
分享
评分
继承事业,薪火相传
回复
引用
订阅
TOP
返回列表
DSP技术
ARM
嵌入式技术
汽车电子
测试测量
软件开发
微波在线
紧缺人才培训课程交流区
医疗电子
计算机和外设
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议