 2.3 PC指令解析逻辑
PC机与系统之间的数据传输采用RS-232标准进行串口通信。PC指令解析逻辑通过分析PC机通过串口通讯模块发送过来的数据对系统运行模块进行控制。发送接收数据说明如图5所示。信号线从高电平变为低电平开始数据传输，与图中不同之处在于，本文中传输数据位数为8位，替代了图中奇偶校验位，直到接收到停止位，终止这一组数据传输。
 通过设置固定的8 bit数据分别作为“开始”、“复位”、“停止”信号，由PC机端串口助手发送数据到FPGA来控制系统完成开始采集数据、清空存储器数据、停止数据采集等工作。同时，配合系统运行逻辑，当有数据被采集时，存储到数据存储器后，通过串口发送到PC端。
2.4 系统运行逻辑
系统运行逻辑为系统中主要逻辑部分。主要功能是协调各个其他逻辑模块的配合工作，处理其他逻辑模块反馈信号，发送控制信号，使数据采集工作完成。当PC机通过串口发送开始检测数据到系统时，经由PC指令解析逻辑分析，发送开始检测信号给系统运行逻辑，系统运行逻辑做出相应反应，给数据存储器提供复位信号，清空存储器中数据，准备存入新采集到的数据，同时使AD控制逻辑给AD转换芯片使能端赋值，使其开始工作。
 当有数据被采集到系统时，模数转换芯片将其转换为数字脉冲信号。脉冲信号进入脉冲检测控制逻辑，同时系统控制逻辑部分接到脉冲检测控制逻辑信号，将数据暂时存入数据存储系统。然后将数据存储器中的的数据传送至串口，按8位数据的宽度多次发送给串口控制模块，然后传输至PC机，PC端实时显示所采集到数据。系统采集的部分数据在串口助手软件显示如图6所示。
3 结束语
设计了一种基于FPGA的高速数据采集系统。采用高速模数转换芯片+FPGA芯片+PC机的硬件结构，发挥FPGA的并行数据处理能力，与传统的以DSP和单片机为主要处理芯片的数据采集系统相比，不需要搭建复杂的外围电路，主要功能模块均在FPGA内部通过Verilog HDL语言设计完成，在数据采集速度和系统运行稳定性上均有较大优势，可以满足高速数据采集需求。 |
