|
- UID
- 1029342
- 性别
- 男
|
时钟扩频
另外一个解决信号辐射过强的方案是时钟扩频，最早出现在1995年，当时主要用于计算机系统的设计。目前大多数个人电脑使用扩频技术来降低电磁干扰。扩频为降低电磁干扰提供了一种性价比非常好的方案。时钟扩频的原理是，通过对输入基准时钟在某个频率上进行调制而使输出时钟的频率存在微小的变化，例如40MHz的基准时钟在经过扩频后将产生在39.60MHz~40.40MHz的范围内摆动的输出。这意味着扩频时钟以基准时钟的频率40MHz为中心，有2%的带宽。对时钟频率进行调制的目的是，把一个单频信号或是窄带信号携带的能量分散到一个相当宽的频率范围内。这将降低频谱中每个频率上的峰值功率。调制性质、频率变化的百分比(带宽)以及调制速率都将影响到电磁干扰降低的程度。
为了考察时钟扩频的扩展频谱分布，我们定义了以下几个扩频时钟的参数：扩展率、扩频类型、调制率和调制波形。扩展率是频率扩展范围与原时钟频率(fc)的比值。扩频类型指向下扩频、中心扩频或向上扩频。假设扩频范围为Δf，则扩展率定义为：
向下扩频: -Δf /fc100%
中心扩频:±1/2Δf/fc100%
向上扩频:Δf/fc100%
调制率fm，用于确定时钟频率扩展周期率，在该周期内时钟频率变化Δf并返回到初始频率。调制波形代表时钟频率随时间的变化曲线，通常为锯齿波，这里仅介绍向下扩频(图8)时调制波形及其与扩展率和fm的关系式。
为了得到平坦的时钟频谱，一种称为HersheyKiss的特殊曲线被用作调制波形(图9)。值得注意的是，当处于最低和最高峰值频率时，频率的变化速率比较快，而处于频谱的中心位置时频率的变化速率慢得多，这是由于波形引起的。
这里以Maxim公司的MAX9492为例，MAX9492是一款高性能、低抖动频率合成器，可为网络路由器或交换机产生多路时钟输出，并能降低EMI。MAX9492提供六路低抖动输出，其中一路输出是基准时钟的缓冲输出。其他五路输出可独立编程设置，以产生网络或存储线卡所需的所有时钟频率：133MHz、125MHz、83MHz、66MHz、62.5MHz、50MHz、33MHz和25MHz。该器件所具有的扩频功能将基频能量扩展在较宽的频率范围，从而降低电磁干扰(EMI)。输出频谱可向下扩展-2.5%或-1.25%。
我们可以使用频谱分析仪观察同样的133MHz时钟，以比较电磁干扰降低了多少dB。图10所示曲线是MAX9492 经过扩频和未经扩频情况下的时钟频谱。扩频情况下，扩展率为-2.5%向下扩频;时钟中心频率fc为133.33MHz。未经扩频的时钟信号以133MHz为中心，频率范围非常窄，其能量峰值与其他波形相比相对较高。比较宽的扫描线描绘的是扩频后的时钟信号。通过测量不同时钟信号峰值能量之间的差异，我们就可以得到电磁干扰降低的数值为多少dB。扩频时钟中，对降低电磁干扰最具影响力的参数就是被调制时钟的带宽，时钟信号的带宽越宽，电磁干扰就降低得越多。
时钟扩频的另外一个很重要的参数是调制率fm，调制率fm一般在20kHz～200kHz之间。如果调制率在20kHz以下，它很有可能在系统中产生音频噪声;如果调制率过高，超出了200kHz，则调制带来的影响有可能会被下游锁相环中滤波器的回路带宽抵消掉。扩频使基准频率的峰值能量发生了明显的改善。但在许多数字系统中所要面临的问题经常发生在高次谐波频率，而不是发生在基准频率上，这给设计带来很大的挑战。
时钟电路EMC设计
目前的时钟电路运作频率极高，容易产生电磁波噪声，当电磁波的强度超过一定程度时，将产生不可预期的影响，必须注意预防。目前已有许多以机械结构或是改变电路布局方式的电磁波干扰防治解决方案，但是这些解决方案都耗时费事，若能在电路设计上的小细节多加留意，就可以有效地预防电磁波噪声的产生。
时钟信号若是没有被正确的端接，或是时钟器件具有快速的瞬时特性，都会产生大量的电磁波噪声。若要控制电磁波噪声的产生，必须考虑下列几项原则：
◆ 正确的端接所有的时钟信号
◆ 尽量采用边缘上升速率较低的时钟缓冲器件
◆ 在时钟线路中采用滤波电容
◆ 在高速的电路中采用时钟扩频技术
此外，还有一些措施用来减小时钟电路以及时钟线路的电磁辐射，如：
◆ 时钟信号走线长度尽可能短，线宽尽可能大，与其他线间距尽可能大，紧靠器件布局布线，必要时可以走内层;时钟产生器尽量靠近使用该时钟的器件。
◆ 在某些情况下，可以采取对时钟线路添加保护性线路，如图11所示，即在时钟线两边铺设两条接地线进行屏蔽。
◆ 时钟电路和高频电路是主要的干扰和辐射源，一定要单独安排、远离敏感电路。
◆ 时钟输出布线时不要采用向多个器件直接串行地连接(称为菊花式连接);而应该经时钟缓冲器分发后向多个器件直接提供时钟信号。
◆ 石英晶体下面以及对噪声敏感的器件下面不要走线，且石英晶体振荡器外壳要接地。
◆ 时钟线要严格地控制阻抗，如果能从内层走线则最好(可减小干扰)，尽量少用过孔。
◆ 保证时钟信号返回路径的完整性，使信号返回路径(图12)的环路面积最小，减小电磁辐射。
◆ 各类时钟IC芯片的接地引脚要就近接地。
只要在电路设计上遵守这些简单的规则，就可以最低的成本和最短的时间内有效地控制电磁波辐射，提高产品的竞争力。 |
|
