首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

基于FPGA的前向纠错算法

基于FPGA的前向纠错算法

1 引言  目前,无线产品的广泛应用使无线音频和视频的高质量传输成为可能。蓝牙、无限局域网等无线传输设备比较复杂,成本较高,急需开发一种简便的、仅用于流媒体的无线传输平台,将音频数据实时地发送到移动终端。由于音频数据的实时性,不宜采用反馈重传等造成很大时延的差错控制方式。前向纠错码(FEC)的码字是具有一定纠错能力的码型,它在接收端解码后不仅可以发现错误,而且能够判断错误码元所在的位置并自动纠错。这种纠错码信息不需要储存,不需要反馈,实时性好,故可选择前向纠错来实现差错控制。
  笔者设计的系统指标如下:
  ●当信道误码率为3x10-3时,经过前向纠错,误码率降到10-7以下;
  ●数据源使用的是S/PDIF民用数字音频格式标准[1];
  ●信号时延远小于人的分辨能力(40ms);
  ●芯片资源耗用不超过20万门;
  RS码即里德-所罗门码,它是能够纠正多个错误的纠错码,具有同时纠正突发性错误和随机性错误的能力[2],而且编解码相对简单。考虑到系统的误码率和资源耗用,拟采用RS码作为前向纠错码。
  在无线信道中,比特差错经常成串发生,这是由于持续时间
较长的衰落谷点会影响到几个连续的比特,而信道编码仅在检测和校正单个差错和不太长的差错串时才最有效。为了纠正这些成串发生的比特差错及一些突发错误,可以运用交织技术来分散这些错误,使长串的比特差错变成短串差错,从而可以用前向码对其纠错。
  用本系统传输数据时,在发端先对数据进行RS编码(外码),再进行交织处理,最后再进行RS编码(内码)。收端次序和发端相反,先进行内码解码,接着进行去交积处理完成错误分散,最后进行外码解码,纠正内码未能纠正的错误。通过这种2维的RS编解码,可以充分利用RS码纠错能力强的特点,降低系统的误码率。也可考虑使用迭代译码[3]。若1次2维译码的效果无法满足需求,则将译码后的数据反馈回译码器,进行1次迭代译码。迭代次数的增加会带来相应的资源开销和时延的增加。
  2 系统结构及实现
  纠错编码使用2维RS码。内码采用(10,8)Rs码,q=4,每个码字含32bit数据。外码采用(20,16)RS码,q=8,每个码字含128个数据。交织器大小为1 280bit。以1 280bit为1帧,帧之间预留信息时隙。
  下面详细介绍交织器,解交织器和(20,16)RS编码器,解码器模块的原理及FPGA实现。(10,8)RS编码器,解码器的原理与(20,16)RS编码器,解码器基本相同。
  2.1(20,16)RS编码器
  RS码是BCH码的重要子类。由于具有同时纠正突发性错误和随机性错误的能力,且纠正突发性错误更有效,因而被广泛地应用。
  (20,16)RS编码器完成RS编码功能,每输入16个码元,延迟1个时钟原样输出,并在其后添加4个校验码元,构成20个码元的输出码字。因此数据输入16个码字后应预留至少4个码字的空隙,避免数据丢失。
  (20,16)RS是(255,251)RS的缩短码,它是在有限域GF(28)上运算得到的,把(255,251)RS的前235个码元都当作0就得到(20,16)RS码。码参数如下:
  码长N=20,信息位个数K=16,校验位N-K=4,纠错能力T=2,码距D=5;  

生成多项式:

其中,α是(20,16)RS的本原域元素。
  编码采用除法方式实现,其原理如图1所示。

  整个电路实际上是GF(28)的除法电路。图中乘单元的系数是生成多项式G(x)的对应项系数,对应的除法电路的除数是被除数的系数是输人数据的8bit码元,按照输入顺序进行降幂排列。第1个输入码元是x19的系数,最后1个输入码元是x4的系数。系数都是本原多项式P(x)生成的二元扩域GF(28)中的元素。在16个码字都输入后,寄存器D1-D4中保存的数据分别是常数项,x项,x2项和x3项的系数,它们就是所得到的校验码。数据选择电路用来对不同数据进行选择输出。前16个时钟,输人数据按照顺序输出,后4个时钟输出计算得到的校验码。所有输出数据较之输入数据都要延迟1个时钟周期,时钟上升沿同步输出。电路中的主要部分就是GFf(28)中的乘法单元和模加单元。
返回列表