首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 基于CPLD技术的数字时序控制电路设计
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
基于CPLD技术的数字时序控制电路设计
发短消息
加为好友
yuchengze
当前离线
UID
1062083
帖子
5837
精华
0
积分
2921
阅读权限
70
在线时间
222 小时
注册时间
2016-6-30
最后登录
2018-9-9
金牌会员
UID
1062083
性别
男
1
#
打印
字体大小:
t
T
yuchengze
发表于 2016-8-23 12:17
|
只看该作者
基于CPLD技术的数字时序控制电路设计
跟踪系统
,
工作原理
,
医疗器械
,
自由度
,
技术
1、引言 六自由度电磁敏感定位系统作为一种新型的跟踪定位装置,可实时地确定目标的六个参数,已在机载火控系统(头盔瞄准具)、精密医疗器械、单兵作战模拟训练中获得广泛应用[1、2]。该跟踪系统由正弦信号发射电路、敏感信号接收电路组成的硬件和从敏感接收数据中求解目标参数的算法程序两部分组成,定位计算精度受制于上述两部分的误差。目前,在不考虑环境因素影响的情况下,算法误差已达到小于1毫弧的水平,因此,硬件电路的误差成为制约系统定位精度的主要因素。根据工作原理,该系统采取按时序依次激励发射天线,从而根据敏感天线接收信号组成接收矩阵计算目标参数。然而,作为时序控制电路的模拟器件,存在无法避免的温度漂移和时间漂移问题,从而大大影响了时序发射的精度,使系统定位计算的精度降低。为了解决该问题,本文利用CPLD数字控制技术对时序电路进行改进。CPLD(Complex Programmable Logic Device)是新一代的数字逻辑器件,具有速度快、集成度高、可靠性强、用户可重复编程或动态重构其逻辑功能等特点。利用CPLD芯片和数字控制技术设计的时序电路,可将时序控制的精度提高到纳秒级,并且工作稳定,不受温度的影响,有利于系统定位精度的提高。
2、系统原理[2、3]
六自由度电磁敏感系统的工作原理[2]如下:以发射天线的三个轴(x、y、z)为参考坐标系,接收天线相对于发射天线的位置参数由距离 、方位角和仰角表示,姿态参数由偏航角 、俯仰角 和横滚角 表示,此六个参数即为需要计算的目标参数,即六自由度,参看图1。系统由正弦信号发生器、时序控制电路、功率放大电路、三轴环天线、接收信号放大电路、检波判相电路和数据采集与参数计算电路组成,参看图2。
系统工作时,发射电路以时分制激励方式依次激励发射天线的三路环形天线,每激励一次,接收天线(共三路)均收到三个信号,在一个激励周期内接收天线共收到九个信号,由此九个信号组成的接收矩阵可计算出所有的目标参数。
3、时序控制电路设计[4]
由系统工作原理可知,发射信号需以时分制方式依次激励三路发射天线,因此,时序控制的精确在提高系统跟踪定位计算精度方面显得十分重要。图3是时序控制理想工作状态下,发射信号时分制激励发射的状态图。但由于原时序电路采用的电容等模拟元器件的有限精度以及模拟器件受温度影响的结果,时序控制信号会发生漂移,精度较低,从而使接收矩阵元素的实际值与理论值发生较大大偏差,影响了系统的计算精度。要想提高系统定位计算的精度,必须提高系统时序控制的精度,基于此,本文根据CPLD数字控制技术,在MAX II系列芯片EPM570T100C5上设计了一种新型的数字时序控制电路,大大提高了系统时序控制的精度,从而提高了系统计算精度。电路组成如图4所示。
由32MHz高精度晶体振荡器提供精确的时钟信号。MAX II芯片EPM570T100C5产生精确的时序控制信号。EPM570是世界一流的低成本器件,适用于实现任何数字控制功能。该芯片采用非易失单芯片解决方案,可解决处理器I/O引脚不够用等板级问题,管理上电排序,配置其它更复杂的器件,或者低成本实现不兼容接口(“胶合逻辑”)的转换。具有低成本、零功耗、小封装、瞬间启动以及非易失性、系统内可编程能力(ISP)等优点。CD4053根据CPLD芯片提供的精确时序数字控制信号完成正弦信号的时分制激励。
4、软件设计[5]
在CPLD开发的过程中,使用的是Altera公司提供的CPLD开发软件QuartusⅡ,该软件支持Altera公司的绝大部分器件。为了缩短设计周期和降低设计复杂度,QuartuslI包含了工作组计算、集成逻辑分析功能、EDA工具集成、多工程支持、增强重编译和IP集成等功能。在设计过程中采用的是自顶到底的设计思想,顶层基于功能块的设计,底层的具体功能通过VHDL语言编程实现。
4.1 顶层设计[6、7]
自顶向底的设计过程是在软件中先从系统级功能设计开始,然后分别设计并验证系统中不同的功能块。这种设计方法的好处是可以不断地向设计中添加新的功能模块,完善系统的功能。
在顶层中主要设计了三个功能模块: 预分频模块、次分频模块、译码模块。功能块图见图5。系统上电工作时,首先由晶振为系统提供精确的基频信号,通过预分频模块将原有基频信号转化为400Hz的时序信号,将400Hz的信号通过次分频模块进行二分频和四分频[6,7],将分频所得100Hz和200Hz的信号输入译码器模块[7],通过译码产生时序间隔为2.5ms的精确时序控制信号。
收藏
分享
评分
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议