首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

xilinx SDRAM关于例程的问题

xilinx SDRAM关于例程的问题

第十一部分SDRAM读写例程中通过读写wrfifo,rdfifo的数据就可以读写SDRAM的内容,,也就是对sys_data_out[15:0],sys_data_in[15:0] 读写 从而完成对数据的读写,但有两个问题:
1、为什么在RTL中看到sys_data_out[15:0],sys_data_in[15:0] 与S_A[12:0]连在一起?S_A不是地址线么?  


2、 为何不通过S_DB[15:0]数据线读取内容?








返回列表